【考研类试卷】电子科技大学《数字电路》真题2010年及答案解析.doc

《【考研类试卷】电子科技大学《数字电路》真题2010年及答案解析.doc》由会员分享，可在线阅读，更多相关《【考研类试卷】电子科技大学《数字电路》真题2010年及答案解析.doc（14页珍藏版）》请在麦多课文档分享上搜索。

1、电子科技大学数字电路真题 2010 年及答案解析(总分：140.00，做题时间：90 分钟)一、B选择题/B(总题数：10，分数：20.00)1.两个二进制数进行算术运算，下面_说法是不正确的。 A.两个无符号数相加，如果最高位产生进位输出，则肯定发生溢出 B.两个最高位不同的补码进行相加运算，肯定不会产生溢出 C.两个补码进行相加运算，如果最高位产生进位输出，则肯定发生溢出 D.两个补码的减法运算可以用加法器来实现（分数：2.00）A.B.C.D.2.以下描述一个逻辑函数的方法中_只能唯一表示。 A.表达式 B.逻辑图 C.真值表 D.波形图（分数：2.00）A.B.C.D.3.在不影响逻辑

2、功能的情况下，CMOS 与非门的多余输入端可_。 A.接高电平 B.接低电平 C.悬空 D.通过电阻接地（分数：2.00）A.B.C.D.4.欲产生序列信号 11010111，则至少需要_级触发器。 A.2 B.3 C.4 D.5（分数：2.00）A.B.C.D.5.一个 8 位二进制减法计数器，初始状态为 00000000，问经过 268 个输入脉冲后，此计数器的状态为_。 A.11001111 B.11110100 C.11110010 D.11110011（分数：2.00）A.B.C.D.6.为构成 409616 的 RAM 区，共需 10244 位的 RAM 芯片_片。 A.64 B.

3、8 C.16 D.32（分数：2.00）A.B.C.D.7.逻辑函数 F1= A，B，C，D (2，3，5，8，11，13)和 F2= A，B，C，D (2，4，7，10，12，13)之间满足_关系。 A.对偶 B.相等 C.香农展开 D.反演（分数：2.00）A.B.C.D.8.移位寄存器由 8 级触发器组成，用它构成的扭环形计数器具有_种有效状态；用它构成的环形计数器具有_种有效状态，构成线性反馈移位寄存器具有_种有效状态。 A.16，8，511 B.4，8，15 C.16，8，255 D.8，16，127（分数：2.00）A.B.C.D.9.若要将一异或非门当做反相器(非门)使用，则输入

4、端 A、B 端的连接方式是_。 A.A 或 B 中有一个接“1” B.A 或 B 中有一个接“0” C.A 和 B 并联使用 D.不能实现（分数：2.00）A.B.C.D.10.实现同一功能的 Mealy 型同步时序电路比 Moore 型同步时序电路所需要的_。 A.状态数目更多 B.状态数目更少 C.触发器更多 D.触发器更少（分数：2.00）A.B.C.D.二、B填空题/B(总题数：10，分数：30.00)11.(1010110011.0101)2=(_)8421BCD=(_)Gray(即格雷码)。（分数：3.00）填空项 1:_12.A 的原码为 011010，则 2A 对应的 8 位原

5、码形式为_，-A 的 8 位补码为_。（分数：3.00）填空项 1:_13.555 定时器是一种用途很广泛的电路，除了能组成_触发器、_触发器和_三个基本单元电路以外，还可以接成各种实用电路。（分数：3.00）填空项 1:_14.某集成电路芯片，查手册知其最大输出低电平 UOLmax=0.4V，最大输入低电平 UILmax=0.8V，最小输出高电平 UOHmin=2.6V，最小输入高电平 UIHmin=2.0V，则其高电平和低电平的噪声容限分别等于_和_。（分数：3.00）填空项 1:_15.已知某种计数值中有算数运算 41/3=13 成立，则该算数运算中操作数的基数是 1。（分数：3.00）

6、填空项 1:_16.若 JK 触发器原态为“0”，控制输入 J=K=1，当有效时钟作用后 Q*= 1。（分数：3.00）填空项 1:_17.6 个变量可以构成_个最大项，它们之积是_，任意两个不同的最大项之和为_。（分数：3.00）填空项 1:_18.一个 8 位数模转换器(DAC)的最小输出电压增量为 0.02V，当输入代码为 11011010 时，输出电压UO=_V；ADC(模数转换器)的两个最重要的指标是_和_。（分数：3.00）填空项 1:_19.用卡诺图求逻辑函数 F= W，X，Y，Z (4，7，9，13，15)+d(5，6)的最简和之积表达式(或与表达式)为 1。（分数：3.00）

7、填空项 1:_20.用 204812 的 ROM 芯片，最多能实现_个输入、_个输出的组合逻辑函数。（分数：3.00）填空项 1:_三、B逻辑函数化简/B(总题数：2，分数：20.00)21.将下列逻辑函数化简成最简或非-或非表达式： （分数：10.00）_22.试用卡诺图求出函数 F=F1F2，并将 F 化简成最简与非-与非表达式。已知函数 F1和 F2如下(要求分别画出 F1、F 2及 F 的卡诺图)：F1(A,B,C,D)=m(1,3,5,6,7,9,11,12,13,14,15)F2(A,B,C,D)=M(2,3,8,9,10,14)（分数：10.00）_四、B/B(总题数：1，分数：

8、10.00)23.只用一片如图 1 所示四选一数据选择器实现逻辑函数 F=AB+CD+(B?C)(不允许用逻辑门电路辅助，输入只提供原变量)。写出设计过程。 （分数：10.00）_五、B/B(总题数：1，分数：20.00)分析图中的时钟同步状态机。（分数：20.00）(1).写出激励方程、输出方程、转移/输出表及状态/输出表(状态 Q1Q2=0011 使用状态名 AD)。（分数：10.00）_(2).假设机器的起始状态为 00，请写出当输入 X=110010001 时的输出序列 Z。（分数：10.00）_六、B/B(总题数：1，分数：10.00)24.根据图 1(a)所示电路和附图 1(b)中

9、所给出的激励波形，分析并画出对应输出 y 的波形图(设起始状态为 QD，Q JK=00)。（分数：10.00）_七、B/B(总题数：1，分数：15.00)74LS190 的功能表及电路如图所示，74LS190 是 BCD 加减计数器，当DNUP=0，Q AQ D=1001 时，MXMN=1；当 DNUP=1，Q AQ D=0000 时，MXMN=1。试分析图中用 2 片 74LS190 器件构成的电路，要求： （分数：15.00）(1).画出每个 74LS190 器件的状态转换表(或状态转换图)；（分数：7.50）_(2).说明图示电路的计数模是多少。（分数：7.50）_八、B/B(总题数：1

10、，分数：15.00)25.对于滑窗型的序列检测器，用来检测串行二进码输入序列，若当前输入及前面 4 个输入中有 3 个“1”和 2 个“0”且最初的 2 个输入均为“1”时，输出为 1，否则输出为 0，设计能完成该逻辑功能的同步时序电路。要求写出状态转换/输出图或状态转换/输出表。（分数：15.00）_电子科技大学数字电路真题 2010 年答案解析(总分：140.00，做题时间：90 分钟)一、B选择题/B(总题数：10，分数：20.00)1.两个二进制数进行算术运算，下面_说法是不正确的。 A.两个无符号数相加，如果最高位产生进位输出，则肯定发生溢出 B.两个最高位不同的补码进行相加运算，肯

11、定不会产生溢出 C.两个补码进行相加运算，如果最高位产生进位输出，则肯定发生溢出 D.两个补码的减法运算可以用加法器来实现（分数：2.00）A.B.C. D.解析：2.以下描述一个逻辑函数的方法中_只能唯一表示。 A.表达式 B.逻辑图 C.真值表 D.波形图（分数：2.00）A.B.C. D.解析：3.在不影响逻辑功能的情况下，CMOS 与非门的多余输入端可_。 A.接高电平 B.接低电平 C.悬空 D.通过电阻接地（分数：2.00）A. B.C.D.解析：4.欲产生序列信号 11010111，则至少需要_级触发器。 A.2 B.3 C.4 D.5（分数：2.00）A.B. C.D.解析：5

12、.一个 8 位二进制减法计数器，初始状态为 00000000，问经过 268 个输入脉冲后，此计数器的状态为_。 A.11001111 B.11110100 C.11110010 D.11110011（分数：2.00）A.B. C.D.解析：6.为构成 409616 的 RAM 区，共需 10244 位的 RAM 芯片_片。 A.64 B.8 C.16 D.32（分数：2.00）A.B.C. D.解析：7.逻辑函数 F1= A，B，C，D (2，3，5，8，11，13)和 F2= A，B，C，D (2，4，7，10，12，13)之间满足_关系。 A.对偶 B.相等 C.香农展开 D.反演（分数

13、：2.00）A. B.C.D.解析：8.移位寄存器由 8 级触发器组成，用它构成的扭环形计数器具有_种有效状态；用它构成的环形计数器具有_种有效状态，构成线性反馈移位寄存器具有_种有效状态。 A.16，8，511 B.4，8，15 C.16，8，255 D.8，16，127（分数：2.00）A.B.C. D.解析：9.若要将一异或非门当做反相器(非门)使用，则输入端 A、B 端的连接方式是_。 A.A 或 B 中有一个接“1” B.A 或 B 中有一个接“0” C.A 和 B 并联使用 D.不能实现（分数：2.00）A.B.C.D. 解析：10.实现同一功能的 Mealy 型同步时序电路比 M

14、oore 型同步时序电路所需要的_。 A.状态数目更多 B.状态数目更少 C.触发器更多 D.触发器更少（分数：2.00）A. B.C.D.解析：二、B填空题/B(总题数：10，分数：30.00)11.(1010110011.0101)2=(_)8421BCD=(_)Gray(即格雷码)。（分数：3.00）填空项 1:_ （正确答案：693.3125 1111101010.1111）解析：12.A 的原码为 011010，则 2A 对应的 8 位原码形式为_，-A 的 8 位补码为_。（分数：3.00）填空项 1:_ （正确答案：00110100 11100110）解析：13.555 定时器是

15、一种用途很广泛的电路，除了能组成_触发器、_触发器和_三个基本单元电路以外，还可以接成各种实用电路。（分数：3.00）填空项 1:_ （正确答案：施密特 单稳态 多谐振荡器）解析：14.某集成电路芯片，查手册知其最大输出低电平 UOLmax=0.4V，最大输入低电平 UILmax=0.8V，最小输出高电平 UOHmin=2.6V，最小输入高电平 UIHmin=2.0V，则其高电平和低电平的噪声容限分别等于_和_。（分数：3.00）填空项 1:_ （正确答案：0.6V 0.4V）解析：15.已知某种计数值中有算数运算 41/3=13 成立，则该算数运算中操作数的基数是 1。（分数：3.00）填空

16、项 1:_ （正确答案：9）解析：16.若 JK 触发器原态为“0”，控制输入 J=K=1，当有效时钟作用后 Q*= 1。（分数：3.00）填空项 1:_ （正确答案：1）解析：17.6 个变量可以构成_个最大项，它们之积是_，任意两个不同的最大项之和为_。（分数：3.00）填空项 1:_ （正确答案：64 0 1）解析：18.一个 8 位数模转换器(DAC)的最小输出电压增量为 0.02V，当输入代码为 11011010 时，输出电压UO=_V；ADC(模数转换器)的两个最重要的指标是_和_。（分数：3.00）填空项 1:_ （正确答案：4.36 转换速度 转换精度）解析：19.用卡诺图求逻

17、辑函数 F= W，X，Y，Z (4，7，9，13，15)+d(5，6)的最简和之积表达式(或与表达式)为 1。（分数：3.00）填空项 1:_ （正确答案：(W+X)(W+Z)(X+Y)）解析：20.用 204812 的 ROM 芯片，最多能实现_个输入、_个输出的组合逻辑函数。（分数：3.00）填空项 1:_ （正确答案：11 12）解析：三、B逻辑函数化简/B(总题数：2，分数：20.00)21.将下列逻辑函数化简成最简或非-或非表达式： （分数：10.00）_正确答案：(解：* 取其对偶式：* 则有：* 化为最简或非-或非表达式：*)解析：22.试用卡诺图求出函数 F=F1F2，并将 F

18、 化简成最简与非-与非表达式。已知函数 F1和 F2如下(要求分别画出 F1、F 2及 F 的卡诺图)：F1(A,B,C,D)=m(1,3,5,6,7,9,11,12,13,14,15)F2(A,B,C,D)=M(2,3,8,9,10,14)（分数：10.00）_正确答案：(解：画出卡诺图如图所示。 * 得出逻辑函数并且化简成最简与非-与非表达式： *)解析：四、B/B(总题数：1，分数：10.00)23.只用一片如图 1 所示四选一数据选择器实现逻辑函数 F=AB+CD+(B?C)(不允许用逻辑门电路辅助，输入只提供原变量)。写出设计过程。 （分数：10.00）_正确答案：(解：画出卡诺图如

19、图 2 所示。 * 可得：F=BC1+BCD+BCA+BC1 画出设计电路如图 3 所示。 *)解析：五、B/B(总题数：1，分数：20.00)分析图中的时钟同步状态机。（分数：20.00）(1).写出激励方程、输出方程、转移/输出表及状态/输出表(状态 Q1Q2=0011 使用状态名 AD)。（分数：10.00）_正确答案：(激励方程： * 输出方程：* 转换方程式：* 转移/输出表如表 1 所示。 B表1/BXQ1Q2 0 10001101100,000,011,110,110,100,001,110,0状态/输出表如表 2 所示。 B表2/BXS0 1ABCDA,0A,0D,1C,1C,

20、1A,0B,1C,0)解析：(2).假设机器的起始状态为 00，请写出当输入 X=110010001 时的输出序列 Z。（分数：10.00）_正确答案：(输出序列 Z 为： X：1 1 0 0 1 0 0 0 1 Z：1 1 0 0 1 1 1 1 0 S：A C B A A C D C D C)解析：六、B/B(总题数：1，分数：10.00)24.根据图 1(a)所示电路和附图 1(b)中所给出的激励波形，分析并画出对应输出 y 的波形图(设起始状态为 QD，Q JK=00)。（分数：10.00）_正确答案：(解：画出所示电路图对应的波形图如图 2 所示。 * 对应输出 Y 的波形如图 3

21、所示。 *)解析：七、B/B(总题数：1，分数：15.00)74LS190 的功能表及电路如图所示，74LS190 是 BCD 加减计数器，当DNUP=0，Q AQ D=1001 时，MXMN=1；当 DNUP=1，Q AQ D=0000 时，MXMN=1。试分析图中用 2 片 74LS190 器件构成的电路，要求： （分数：15.00）(1).画出每个 74LS190 器件的状态转换表(或状态转换图)；（分数：7.50）_正确答案：(DNUP，加法，A=B=C=D=0。 * 画出每个 74LS190 器件的状态转换表如表所示。 * *0 0 0 0 0 0 0 10 0 0 1 0 0 1

22、00 0 1 0 0 0 1 10 0 1 1 0 1 0 00 1 0 0 0 1 0 10 1 0 1 0 1 1 00 0 1 0 0 1 1 10 1 1 1 1 0 0 01 0 0 0 1 0 0 11 0 0 1 0 0 0 0* *0 0 0 0 0 0 0 10 0 0 1 0 0 1 00 0 1 0 0 0 1 10 0 1 1 0 1 0 00 1 0 0 0 1 0 10 1 0 1 0 0 0 0*)解析：(2).说明图示电路的计数模是多少。（分数：7.50）_正确答案：(图示电路的计数模是 60。)解析：八、B/B(总题数：1，分数：15.00)25.对于滑窗型的

23、序列检测器，用来检测串行二进码输入序列，若当前输入及前面 4 个输入中有 3 个“1”和 2 个“0”且最初的 2 个输入均为“1”时，输出为 1，否则输出为 0，设计能完成该逻辑功能的同步时序电路。要求写出状态转换/输出图或状态转换/输出表。（分数：15.00）_正确答案：(解：最简状态转换表如表 1 所示。 *状态分配表如表 2 所示。 B 表 2/B 状态 S*S0 000S1 001S2 010S3 011S4 100S5 101S6 110S7 111状态转移表如表 3 所示。 B表3/BXQ2Q1Q0*Y0 0 0 00000100000100001000010010100001001101010100000111010101111000100111011001000010100001101001101100001111001000 11 10 11 111111100所以可得状态转移方程如下： * 电路图如图所示。 *)解析：