【考研类试卷】计算机专业基础综合计算机组成原理（存储器层次结构）历年真题试卷汇编2及答案解析.doc

《【考研类试卷】计算机专业基础综合计算机组成原理（存储器层次结构）历年真题试卷汇编2及答案解析.doc》由会员分享，可在线阅读，更多相关《【考研类试卷】计算机专业基础综合计算机组成原理（存储器层次结构）历年真题试卷汇编2及答案解析.doc（12页珍藏版）》请在麦多课文档分享上搜索。

1、计算机专业基础综合计算机组成原理（存储器层次结构）历年真题试卷汇编 2及答案解析(总分：88.00，做题时间：90 分钟)一、单项选择题(总题数：25，分数：50.00)1.下列叙述中_是正确的。【重庆大学 2000年】（分数：2.00）A.主存可由 RAM和 ROM组成B.主存只能由 ROM组成C.主存只能由 RAM组成D.主存只能由 SRAM组成2.可编程的只读存储器_。【中南大学 1998年】（分数：2.00）A.不一定是可改写的B.一定是可改写的C.一定是不可改写的D.以上都不对3.下面说法正确的是_。【南京航空航天大学 2000年】（分数：2.00）A.ROM不用刷新，但断电后存储信

2、息消失B.半导体 RAM信息可读可写，且断电后仍能保持记忆C.静态和动态 RAM都是易失性存储器，断电后存储信息消失D.动态 RAM属非易失性存储器，而静态 RAM存储信息断电后信息消失4.下述说法中_是正确的。【中南大学 1998年】（分数：2.00）A.EPROM是可改写的，因而也是随机存储器的一种B.EPROM是可改写的，但它不能作为随机存储器C.EPROM只能改写一次，故不能作为随机存储器D.以上都不对5.某机字长 16位，主存容量为 16MB，若按字编址，其寻址范围为_。【华中科技大学 2005年】（分数：2.00）A.04M 一 1B.02M 一 1C.08M1D.010M16.4

3、片 16K8位的存储芯片，可以设计成_容量的存储器。【华中科技大学 2002年】（分数：2.00）A.32K16位B.16K16位C.32K8位D.16K8位7.80386DX是 32位系统，当在该系统中用 8KB的存储芯片构造 32KB的存储体时，应完成存储器的_设计。【西安电予科技大学 2005年】（分数：2.00）A.位扩展B.字扩展C.字位扩展D.字位均不扩展8.某一 SRAM芯片，其容量为 10248位，除电源和接地端外，该芯片引脚的最小数目为_。【中科院计算所 1999年】【北京邮电大学 2002年】（分数：2.00）A.20B.22C.25D.309.地址总线为 A15(高位)A

4、0(低位)，若用 1K4位的存储芯片组成 4KB的存储器，地址总线的高位做片选，则加在各存储芯片上的地址线是_。【南京航空航天大学 1999年】（分数：2.00）A.A15A0B.A11A0C.A9A0D.A8AO10.交叉存储器实质上是一种_存储器，它能_执行_独立的读写操作。【北京邮电大学 2002年】（分数：2.00）A.模块式，并行，多个B.模块式，串行，多个C.整体式，并行，一个D.整体式，串行，多个11.己知单个存储体的存储周期为 110ns，总线传输周期为 10ns，则当采用低位交叉编址的多模块存储器时，存储体数应_。（分数：2.00）A.小于 11B.等于 11C.大于 11D

5、.大于等于 1112.一个四体并行低位交叉存储器，每个模块的容量为 64K32位，存取周期为 200ns，在下述说法中_是正确的。（分数：2.00）A.在 200ns内，存储器能向 CPU提供 256位二进制信息B.在 200ns内，存储器能向 CPU提供 128位二进制信息C.在 50ns内，每个模块能向 CPU提供 32位二进制信息D.以上都不对13.下列说法正确的是_。（分数：2.00）A.外设的访存请求优先级一般高于 CPU的访存请求优先级B.外设的访存请求优先级一般低于 CPU的访存请求优先级C.外设的访存请求优先级与 CPU的访存请求优先级相同D.无法判定外设的访存请求优先级与 C

6、PU的访存请求优先级高低14.下面说法正确的是_。【中南大学 1998年】（分数：2.00）A.Cache只能在 CPU之外B.Cache在 CPU内外都可以C.Cache只能在 CPU之内D.如果有 Cache，CPU 就不能访问内存15.在三级存储体系结构中，主存与 Cache之间的信息调度过程，对_是不透明的。【哈尔滨工程大学2004年】（分数：2.00）A.应用程序员B.系统程序员C.操作系统D.硬件设计人员16.在程序的执行过程中，Cache 与主存的地址映射是由_。【哈尔滨工业大学 2004年】（分数：2.00）A.操作系统来管理的B.程序员调度的C.由操作系统和程序员共同协调完成

7、的D.由硬件自动完成的17.有一主存一 Cache层次的存储器，其主存容量为 1MB，Cache 容量为 16KB，每字块有 8个字，每字为32位，采用直接地址映像方式，若主存地址为 35301H，且 CPU访问 Cache命中，则在 Cache的第_(十进制表示)字块中(Cache 起始字块为第 0字块)。【哈尔滨工业大学 2007年】（分数：2.00）A.152B.153C.154D.15118.某存储系统中，主存容量是 Cache容量的 4096倍，Cache 被分为 64个块，当主存地址与 Cache地址采用直接地址变换时，地址变换表的大小应为_。(假设地址变换表每行仅存储主存字块标记

8、)【西安电子科技大学 2007年】（分数：2.00）A.612bitB.64096bitC.6412bitD.644096bit19.Cache的地址映像中，_比较多的采用“按内容寻址”的相联存储器来实现。【西安交通大学 2001年】（分数：2.00）A.直接映像B.全相联映像C.组相联映像D.以上都有20.在写操作时，对 Cache与主存单元同时修改的方法称作_，若每次只暂时写入 Cache，直到替换时才写入主存的方法称作_。（分数：2.00）A.写直达法B.写回法C.写一次法D.都不对21.在 Cache和主存构成的两级存储体系中，Cache 的存取时间为 100ns，主存的存取时间为 1

9、000ns，如果希望有效(平均)存取时间不超过 115ns，则 Cache的命中率至少应为_。【中科院 2001年】（分数：2.00）A.90%B.98%C.95%D.99%22.下列说法中正确的是_。（分数：2.00）A.Cache与主存统一编址，Cache 的地址空间是主存地址空间的一部分B.主存储器只由易失性的随机读写存储器构成C.单体多字存储器主要解决访存速度的问题D.Cache不与主存统一编址，Cache 的地址空间不是主存地址空间的一部分23.为使虚存系统有效地发挥其预期的作用，所运行的程序应具有的特性是_。【中科院计算所 1999年】（分数：2.00）A.该程序不应含有过多的 I

10、O 操作B.该程序的大小不应超过实际的内存容量C.该程序应当具有较好的局部性D.该程序的指令相关不应过多24.在虚拟存储器中，当程序正在执行时，由_完成地址映射。【西安交通大学 2000年】（分数：2.00）A.程序员B.编译器C.装入程序D.操作系统25.某虚拟存储器系统采用页式内存管理，使用 LRU页面替换算法，考虑下面的页面访问地址流(每次访问在一个时间单位中完成)：18178282183821317137 假定内存容量为 4个页面，开始时是空的，则页面失效次数是_。【中科院计算所 1999年】（分数：2.00）A.30%B.5%C.1.50%D.15%二、分析题(总题数：10，分数：3

11、8.00)26.设某微机的寻址范围为 64Kw，存储字长为 8位。CPU 用 MREQ作访存控制命令，用 RW 作读写命令信号。现有下列芯片：【哈尔滨工业大学 1999年】RAM：2K8 位，4K8 位，8K8 位：ROM：2K8 位，8K8位：38 译码器及各种门电路(门电路自定)。试画出 CPU和存储芯片的连接图。要求：1)最小 8K地址空间为系统程序区，与之相邻的 4K地址是系统程序工作区，最大 8K地址空间为用户程序区。2)详细画出存储芯片的片选逻辑，并指 m存储芯片的种类及片数。（分数：2.00）_27.设存储器容量为 128Mw，字长为 64位，模块数 m=8，分别用顺序方式和交叉

12、方式进行组织。存储周期T=200ns，数据总线宽度为 64位，总线传送周期 T=50ns。问顺序存储器和交叉存储器的带宽各是多少?【北京邮电大学 2005年】（分数：2.00）_一个四体并行交叉存储器，每个模块容量为 64K32位，存取周期为 200ns，问：【上海大学 1999年】（分数：4.00）(1).在一个存取周期中，存储器能向 CPu提供多少位二进制信息?（分数：2.00）_(2).若存取周期为 400ns，在 01s 内每个体可向 cPu提供 32位二进制信息，该说法正确否?为什么?（分数：2.00）_28.CPU执行一段程序时，Cache 完成存取的次数为 1900次，主存完成存

13、取的次数为 100次，已知 Cache存取周期为 50ns，主存存取周期为 250ns。求：【北京邮电大学 2002年】1)Cache主存系统的效率。2)平均访问时间。（分数：2.00）_一全相联的 Cache有 16块，每块 8个字。主存容量为 2 16 个字，Cache 开始为空。Cache 存取时间为40ns主存与 Cache问传送 8个字需 1s。【中科院计算所 2000年】（分数：6.00）(1).计算 Cache地址中标记域和块内地址域的大小。（分数：2.00）_(2).一程序首先访问丰存单元 20、21、45，然后重复访问主存单元 28、29、45 四次。(假设没有命中 Cach

14、e时，将主存对应块一次全部读入填入 cache中)计算 Cache的命中率。（分数：2.00）_(3).计算上述程序总的存取时间。（分数：2.00）_设主存容量为 1MB，Cache 容量为 16KB，每字块有 16个字，每字为 32位。【哈尔滨工业大学 2002本科期末试题】（分数：4.00）(1).若 Cache采用直接相联映像，求出主存地址字段中各段的位数。（分数：2.00）_(2).若 Cache采用四路组相联映像，求出主存地址字段中各段的位数。（分数：2.00）_一个 Cache一主存系统，采用 50MHz的时钟，存储器以每个时钟周期(简称周期)传输一个字的速率，连续传输 8个字，以

15、支持块长为 8个宁的 Cache，每字 4个字节。假设读操作所花的时间为：1 个周期接收地址，3 个周期延迟，8 个周期传输 8个字：写操作所花的时间为：1 个周期接收地址，2 个周期延迟，8 个周期传输 8个字，3 个周期恢复和写入纠错码。求出对应上述几种情况的存储器最大带宽。（分数：6.00）(1).全部访问为读操作。（分数：2.00）_(2).全部访问为写操作。（分数：2.00）_(3).65的访问为读操作，35的访问为写操作。（分数：2.00）_表 3-1表示使用快表(页表)的虚实地址转换条件，快表(见表 3-2)存放在相联存储器中，其容量为 8个存储单元。 【上海大学 2000年】问

16、： （分数：6.00）(1).当 CPU按虚拟地址 1去访问主存时，主存的实地址码是多少?（分数：2.00）_(2).当 CPU按虚拟地址 2去访问主存时，主存的实地址码是多少?（分数：2.00）_(3).当 CPU按虚拟地址 3去访问主存时，丰存的实地址码是多少?（分数：2.00）_29.主存储器容量为 4MB，虚存容量为 1GB，虚拟地址和物理地址各为多少位?根据寻址方式计算出来的有效地址是虚拟地址还是物理地址?如果页面大小为 4KB，页表长度是多少?【上海大学 2001年】（分数：2.00）_一个两级存储器系统有 8个磁盘上的虚拟页面需要映像到主存中的 4个页中。某程序生成以下访存贞面序

17、列：1，0，2，2，1，7，6，7，0，1，2，0，3，0，4，5，1，5，2，4，5，6，7，6，7，2，4，2，7，3。【华中师范大学 2001年】采用 LRU替换策略，设初始时主存为空。（分数：4.00）(1).画出每个页号访问请求之后存放在主存中的位置。（分数：2.00）_(2).计算主存的命中率。（分数：2.00）_计算机专业基础综合计算机组成原理（存储器层次结构）历年真题试卷汇编 2答案解析(总分：88.00，做题时间：90 分钟)一、单项选择题(总题数：25，分数：50.00)1.下列叙述中_是正确的。【重庆大学 2000年】（分数：2.00）A.主存可由 RAM和 ROM组成

18、B.主存只能由 ROM组成C.主存只能由 RAM组成D.主存只能由 SRAM组成解析：解析：考查主存的构成。2.可编程的只读存储器_。【中南大学 1998年】（分数：2.00）A.不一定是可改写的 B.一定是可改写的C.一定是不可改写的D.以上都不对解析：解析：考查可编程的只读存储器。一次可编程只读存储器一旦写入后，内容就无法改变，故可编程的只读存储器不一定是可改写的。3.下面说法正确的是_。【南京航空航天大学 2000年】（分数：2.00）A.ROM不用刷新，但断电后存储信息消失B.半导体 RAM信息可读可写，且断电后仍能保持记忆C.静态和动态 RAM都是易失性存储器，断电后存储信息消失 D

19、.动态 RAM属非易失性存储器，而静态 RAM存储信息断电后信息消失解析：解析：考查 DRAM、SRAM 与 ROM的区别。ROM 断电后存储信息不消失，故 A错；半导体 RAM(包括SRAM与 DRAM)中的信息可读可写，但断电后信息丢失，故 B、D 错。4.下述说法中_是正确的。【中南大学 1998年】（分数：2.00）A.EPROM是可改写的，因而也是随机存储器的一种B.EPROM是可改写的，但它不能作为随机存储器 C.EPROM只能改写一次，故不能作为随机存储器D.以上都不对解析：解析：考查 EPROM。5.某机字长 16位，主存容量为 16MB，若按字编址，其寻址范围为_。【华中科技

20、大学 2005年】（分数：2.00）A.04M 一 1B.02M 一 1C.08M1 D.010M1解析：解析：考查寻址范围。机器字长为 16位，所以按字编址即按 16位编址。16MB=8Mx2B=8M16 位=8MW，所以其寻址范围是 08M 一 1。6.4片 16K8位的存储芯片，可以设计成_容量的存储器。【华中科技大学 2002年】（分数：2.00）A.32K16位 B.16K16位C.32K8位D.16K8位解析：解析：考查存储器的扩展。2 片一组位扩展为 16K16位，然后字扩展为 32K16位，故 A正确，其余选项均不合要求。7.80386DX是 32位系统，当在该系统中用 8KB

21、的存储芯片构造 32KB的存储体时，应完成存储器的_设计。【西安电予科技大学 2005年】（分数：2.00）A.位扩展 B.字扩展C.字位扩展D.字位均不扩展解析：解析：考查存储器的扩展。将 4片 8KB的存储芯片位扩展为 8K32位(因为此系统为 32位的系统)，即为 32KB，即得到题意要求的 32KB的存储体，故只需进行位扩展。8.某一 SRAM芯片，其容量为 10248位，除电源和接地端外，该芯片引脚的最小数目为_。【中科院计算所 1999年】【北京邮电大学 2002年】（分数：2.00）A.20 B.22C.25D.30解析：解析：考查存储器与 CPU的连接。10 根地址线、8 根数

22、据线、2 根控制线 CS和 WR，共 20根线。9.地址总线为 A15(高位)A0(低位)，若用 1K4位的存储芯片组成 4KB的存储器，地址总线的高位做片选，则加在各存储芯片上的地址线是_。【南京航空航天大学 1999年】（分数：2.00）A.A15A0B.A11A0C.A9A0 D.A8AO解析：解析：考杏存储器与 cPu的连接。加在各存储芯片上的地址线只与存储芯片的存储容量有关，本题为 1K，又 2 10 =1K，故选取地址线的低 10位 A9A0 作为各存储芯片上的地址线。10.交叉存储器实质上是一种_存储器，它能_执行_独立的读写操作。【北京邮电大学 2002年】（分数：2.00）A

23、.模块式，并行，多个 B.模块式，串行，多个C.整体式，并行，一个D.整体式，串行，多个解析：解析：考查多模块存储器的概念。11.己知单个存储体的存储周期为 110ns，总线传输周期为 10ns，则当采用低位交叉编址的多模块存储器时，存储体数应_。（分数：2.00）A.小于 11B.等于 11C.大于 11D.大于等于 11 解析：解析：考查低位交叉存储器的原理。为了保证第二次启动某个体时，它的上次存取操作已完成，存储体的数量应大于等于 11(110ns10ns=11)。12.一个四体并行低位交叉存储器，每个模块的容量为 64K32位，存取周期为 200ns，在下述说法中_是正确的。（分数：2

24、.00）A.在 200ns内，存储器能向 CPU提供 256位二进制信息B.在 200ns内，存储器能向 CPU提供 128位二进制信息 C.在 50ns内，每个模块能向 CPU提供 32位二进制信息D.以上都不对解析：解析：考查低位交叉存储器。低位交叉存储器采用流水技术，每 200ns可向 CPU提供 128位二进制信息，但由于每个模块必须间隔一个存取周期，方能继续提供信息，故 50ns内，任意模块无法向 CPU提供 32位二进制信息。13.下列说法正确的是_。（分数：2.00）A.外设的访存请求优先级一般高于 CPU的访存请求优先级 B.外设的访存请求优先级一般低于 CPU的访存请求优先级

25、C.外设的访存请求优先级与 CPU的访存请求优先级相同D.无法判定外设的访存请求优先级与 CPU的访存请求优先级高低解析：解析：考查访存优先级别。通常易发生数据丢失的请求源，其访存请求优先级较高。故外设的访存请求优先级高于 CPU。14.下面说法正确的是_。【中南大学 1998年】（分数：2.00）A.Cache只能在 CPU之外B.Cache在 CPU内外都可以 C.Cache只能在 CPU之内D.如果有 Cache，CPU 就不能访问内存解析：解析：考查 CacheoL1Cache是集成在 CPU中的，称为片内 Cache，在 L1中还分数据 Cache(I-Cache)和指令 Cache

26、(DCache)。以前的 L2Cache没集成在 CPU中，而在主板上或与 CPU集成在同一块电路板上，因此也称为片外 Cache.可见 Cache在 CPU内外都可以。但由于工艺的提高，L2Cache 开始被集成在 CPU内核中，以相同于主频的速度工作。15.在三级存储体系结构中，主存与 Cache之间的信息调度过程，对_是不透明的。【哈尔滨工程大学2004年】（分数：2.00）A.应用程序员B.系统程序员C.操作系统D.硬件设计人员 解析：解析：考查 Cache的实现。主存一 Cache层次的地址变换和替换策略全部用硬件实现，对各类程序员及操作系统均透明，但对硬件设计人员不透明。16.在程

27、序的执行过程中，Cache 与主存的地址映射是由_。【哈尔滨工业大学 2004年】（分数：2.00）A.操作系统来管理的B.程序员调度的C.由操作系统和程序员共同协调完成的D.由硬件自动完成的 解析：解析：考查 Cache的实现。17.有一主存一 Cache层次的存储器，其主存容量为 1MB，Cache 容量为 16KB，每字块有 8个字，每字为32位，采用直接地址映像方式，若主存地址为 35301H，且 CPU访问 Cache命中，则在 Cache的第_(十进制表示)字块中(Cache 起始字块为第 0字块)。【哈尔滨工业大学 2007年】（分数：2.00）A.152 B.153C.154D

28、.151解析：解析：考查直接地址映像。主存地址即为 0011010100110000000l，其中字块内地址为低 5位(每字块含 32B，2 5 =32，故为 5位)，主存字块标记为高 6位(1MB16KB=64，2 6 =64，故为 6位)，其余010011000即为 Cache字块地址，即十进制数 152。18.某存储系统中，主存容量是 Cache容量的 4096倍，Cache 被分为 64个块，当主存地址与 Cache地址采用直接地址变换时，地址变换表的大小应为_。(假设地址变换表每行仅存储主存字块标记)【西安电子科技大学 2007年】（分数：2.00）A.612bitB.64096bi

29、tC.6412bit D.644096bit解析：解析：考查直接地址映像。Cache 被分为 64个块，故地址变换表为 64行，每行存储主存字块标记为 12位(2 12 =4096)。19.Cache的地址映像中，_比较多的采用“按内容寻址”的相联存储器来实现。【西安交通大学 2001年】（分数：2.00）A.直接映像B.全相联映像 C.组相联映像D.以上都有解析：解析：考查全相联映像。20.在写操作时，对 Cache与主存单元同时修改的方法称作_，若每次只暂时写入 Cache，直到替换时才写入主存的方法称作_。（分数：2.00）A.写直达法 B.写回法C.写一次法D.都不对解析：解析：B。考

30、查 Cache写策略。21.在 Cache和主存构成的两级存储体系中，Cache 的存取时间为 100ns，主存的存取时间为 1000ns，如果希望有效(平均)存取时间不超过 115ns，则 Cache的命中率至少应为_。【中科院 2001年】（分数：2.00）A.90%B.98%C.95%D.99% 解析：解析：考查 Cache命中率对系统性能的影响。设 Cache命中率为 a，则 1000(1-a)+100a115，解得 a0983，故至少为 99。22.下列说法中正确的是_。（分数：2.00）A.Cache与主存统一编址，Cache 的地址空间是主存地址空间的一部分B.主存储器只由易失性

31、的随机读写存储器构成C.单体多字存储器主要解决访存速度的问题 D.Cache不与主存统一编址，Cache 的地址空间不是主存地址空间的一部分解析：解析：考查存储器综合概念。Cache 与主存不是统一编址，Cache 的地址空间是主存地址空间的一部分；主存储器可由 ROM与 RAM组成，其中 ROM是非易失性存储器。23.为使虚存系统有效地发挥其预期的作用，所运行的程序应具有的特性是_。【中科院计算所 1999年】（分数：2.00）A.该程序不应含有过多的 IO 操作B.该程序的大小不应超过实际的内存容量C.该程序应当具有较好的局部性 D.该程序的指令相关不应过多解析：解析：考查虚拟存储器原理。

32、24.在虚拟存储器中，当程序正在执行时，由_完成地址映射。【西安交通大学 2000年】（分数：2.00）A.程序员B.编译器C.装入程序D.操作系统 解析：解析：考查虚拟存储器的地址映射。虚拟存储器中，地址映射由操作系统来完成。25.某虚拟存储器系统采用页式内存管理，使用 LRU页面替换算法，考虑下面的页面访问地址流(每次访问在一个时间单位中完成)：18178282183821317137 假定内存容量为 4个页面，开始时是空的，则页面失效次数是_。【中科院计算所 1999年】（分数：2.00）A.30% B.5%C.1.50%D.15%解析：解析：考查 LRu替换算法。LRU 表见表 3-3

33、。二、分析题(总题数：10，分数：38.00)26.设某微机的寻址范围为 64Kw，存储字长为 8位。CPU 用 MREQ作访存控制命令，用 RW 作读写命令信号。现有下列芯片：【哈尔滨工业大学 1999年】RAM：2K8 位，4K8 位，8K8 位：ROM：2K8 位，8K8位：38 译码器及各种门电路(门电路自定)。试画出 CPU和存储芯片的连接图。要求：1)最小 8K地址空间为系统程序区，与之相邻的 4K地址是系统程序工作区，最大 8K地址空间为用户程序区。2)详细画出存储芯片的片选逻辑，并指 m存储芯片的种类及片数。（分数：2.00）_正确答案：(正确答案：需 8KBROM一片，4KB

34、RAM 一片，8KBRAM 一片。CPU 和存储芯片的连接图如图 3-9所示。 )解析：27.设存储器容量为 128Mw，字长为 64位，模块数 m=8，分别用顺序方式和交叉方式进行组织。存储周期T=200ns，数据总线宽度为 64位，总线传送周期 T=50ns。问顺序存储器和交叉存储器的带宽各是多少?【北京邮电大学 2005年】（分数：2.00）_正确答案：(正确答案：顺序存储器和交叉存储器连续读出 m=8个字的信息总量都为 q=64位8=512 位顺序存储器和交叉存储器连续读出 8个字所需的时间分别为 tl=mT=8200ns=1600ns=16x10 -7 s,t2=T+(m一 1)t=

35、200ns+750ns=550ns=5510 -7 s顺序存储器和交叉存储器的带宽分别为W1=qt1=512bit(1610 -7 )s=3210 7 bitsW2=qt2=512bit(5510 -7 )s=9310 7 bits)解析：一个四体并行交叉存储器，每个模块容量为 64K32位，存取周期为 200ns，问：【上海大学 1999年】（分数：4.00）(1).在一个存取周期中，存储器能向 CPu提供多少位二进制信息?（分数：2.00）_正确答案：(正确答案：32 位4=128 位。)解析：(2).若存取周期为 400ns，在 01s 内每个体可向 cPu提供 32位二进制信息，该说法

36、正确否?为什么?（分数：2.00）_正确答案：(正确答案：该说法不正确，在 01s 内整个存储器可向 CPU提供 32位二进制信息，但每个存储体必须要 400ns才能向 CPU提供 32位二进制信息。)解析：28.CPU执行一段程序时，Cache 完成存取的次数为 1900次，主存完成存取的次数为 100次，已知 Cache存取周期为 50ns，主存存取周期为 250ns。求：【北京邮电大学 2002年】1)Cache主存系统的效率。2)平均访问时间。（分数：2.00）_正确答案：(正确答案：命中率：H=Nc(Nc+Nm)=1900(1900+100)=095ta=Htc+(1 一 H)tm=

37、09550ns+005250ns=60nsCache主存系统效率 e=tctax100=83-3)解析：一全相联的 Cache有 16块，每块 8个字。主存容量为 2 16 个字，Cache 开始为空。Cache 存取时间为40ns主存与 Cache问传送 8个字需 1s。【中科院计算所 2000年】（分数：6.00）(1).计算 Cache地址中标记域和块内地址域的大小。（分数：2.00）_正确答案：(正确答案：Cache 地址中块内地址域为 3(2 3 =8)位，标记域为 13(主存地址为 16位，块内地址为 3位，故 16位一 3位=13)位。)解析：(2).一程序首先访问丰存单元 20

38、、21、45，然后重复访问主存单元 28、29、45 四次。(假设没有命中 Cache时，将主存对应块一次全部读入填入 cache中)计算 Cache的命中率。（分数：2.00）_正确答案：(正确答案：因为程序访存次数为(4519)+(4527)4=98，访问不命中的次数为 4，所以Cache的命中率为(984)98=96。)解析：(3).计算上述程序总的存取时间。（分数：2.00）_正确答案：(正确答案：总的存取时间为 40ns98+41s=7920ns。)解析：设主存容量为 1MB，Cache 容量为 16KB，每字块有 16个字，每字为 32位。【哈尔滨工业大学 2002本科期末试题】（

39、分数：4.00）(1).若 Cache采用直接相联映像，求出主存地址字段中各段的位数。（分数：2.00）_正确答案：(正确答案：若 Cache采用直接相联映像：字块中含 64个字节(1632bit)，字块的位数b=6。Cache 中含有 256个字块，所以字块地址位数 c=8。主存容量为 1MB，总位数为 20。主存字块标记位数 t=2068=6。)解析：(2).若 Cache采用四路组相联映像，求出主存地址字段中各段的位数。（分数：2.00）_正确答案：(正确答案：若 Cache采用四路组相联映像：字块中含 64个字节，字块的位数 b=6。Cache 中含有 256个字块，每组含有 4个字块，所以组地址位数 q=6。主存容量为 1MB，总位数为 20。主存字块标记位数 t=20-6-6=8。)解析：一个 Cache一主存系统，采用 50MHz的时钟，存储器以每个时钟周期(简称周期)传输一个字的速率，连续传输 8个字，以支持块长为 8个宁的 Cache，每字 4个字节。假设读操作所花的时间为：1 个周期接收地址，3 个周期延迟，8 个周期传输 8个字：写操作所花的时间为：1 个周期接收地址，2 个周期延迟，8 个周期传输 8个字，3 个周期恢复和写入纠错码。求出对应上述几种情况的存储器最大带宽。（分数：6.00）(1).全部访问为读操作。（分数：2.00）_正确答案：(