[考研类试卷]计算机专业基础综合计算机组成原理（总线）模拟试卷1及答案与解析.doc

《[考研类试卷]计算机专业基础综合计算机组成原理（总线）模拟试卷1及答案与解析.doc》由会员分享，可在线阅读，更多相关《[考研类试卷]计算机专业基础综合计算机组成原理（总线）模拟试卷1及答案与解析.doc（17页珍藏版）》请在麦多课文档分享上搜索。

1、计算机专业基础综合计算机组成原理（总线）模拟试卷 1 及答案与解析一、单项选择题1-40 小题，每小题 2 分，共 80 分。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。1 总线周期的类型包括( )。（A）内存读周期写周期（B） IO 读周期（C） IO 写周期（D）以上均是2 在串行通信中，根据数据传输方向不同可以分成三种方式，不包括的方式是( )。（A）单工（B）双工（C）半单工（D）半双工3 计算机要对声音信号进行处理时，必须将它们转换成数字声音信号。最基本的声音信号数字化方法是取样一量化法。若量化后的每个声音样本用 2 个字节表示，则量化分辨率是( ) 。（A）12（B）

2、 11024（C） 165536（D）11310724 在系统总线中，地址总线的位数( )。（A）与机器字长有关（B）与存储单元个数有关（C）与存储字长有关（D）与存储器带宽有关5 标准总线内部结构包含( )。（A）数据传送总线（B）仲裁总线（C）公用总线（D）以上三项均是6 下列关于总线仲裁方式的说法中，不正确的是( )。（A）独立请求方式总线控制逻辑复杂，但响应时间最快（B）计数器定时查询方式下，有一根总线请求线(BR)和一根设备地址线（C）分布式仲裁控制逻辑不需要中央仲裁器（D）链式查询方式对电路故障最敏感7 下面关于 PCI 总线的叙述中，不正确的是 ( )。（A）HOST 总线不仅连

3、接主存，还可以连接多个 CPU（B） PCI 总线体系中有三种桥，它们都是 PCI 设备（C）以桥连接实现的 PCI 总线结构不允许多条总线并行工作（D）桥的作用可使所有的存取都按 CPU 的需要出现在总线上8 下列关于总线的同步传输控制和异步传输控制的说法中，不正确的是( )。（A）同步传输控制是指通信双方使用同一个时钟信号进行同步（B）总线时钟可以由 CPU 的总线控制逻辑部件提供（C）异步传输控制是指在总线上传送数据时，允许通信双方各自使用自己的时钟信号，采用“ 应答方式” 解决数据传输过程中的时间配合关系（D）异步传输控制双方共同使用同一个时钟信号进行同步9 系统中的地址总线的位数与(

4、 )相关。（A）机器字长（B）实际存储单元个数（C）存储字长（D）地址寄存器的位数10 集中裁决方式包括( )。（A）链式查询方式（B）计数器查询方式（C）独立请求方式（D）以上三者均是11 总线的一次信息传送过程大致分为( )阶段。I请求总线 总线仲裁 寻址(目的地址)信息传送 V状态返回(错误报告)（A）I、（B） 、（C） I、（D）I、12 访问内存所得到信息经( )传送到 CPU。（A）数据总线（B）地址总线（C）控制总线（D）总线控制器13 接口的主要功能包括( )。I数据转换数据缓冲与时序配合提供外部设备和接口的状态实现主机和外部设备之间的通信联络控制V电平匹配和负载匹配（A）仅

5、、（B） I、（C）仅 、（D）仅 I、14 下面关于串行传输的叙述中，不正确的是( )。（A）串行总线的数据在数据线上按位进行传输（B）串行总线是一种信息传输信道（C）串行传输需要一组数据线，线路的成本高，适合于近距离的数据传输（D）串行传输方式可分为同步方式和异步方式两种15 下面关于并行传输的叙述中，不正确的是( )。（A）并行总线的数据在数据线上同时有多位一起传送（B）并行传输每一位要有一根数据线，因此有多根数据线（C）衡量并行总线速度的指标是平均数据传输率，即总线上传输的平均信息量（D）为了减少线路的数量，可以将并行方式和串行方式结合起来16 某总线在一个总线周期中并行传送 4 字节

6、的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为 33 MHz，则总线带宽是( )。（A）148 MBs（B） 168 MBs（C） 132 MBs（D）172 MBs17 下面关于 Futurebus 总线的说法中，正确的是( )。（A）Futurebus 总线与结构、处理器、技术无关（B） Futurebus 总线基本上是一个异步数据定时协议（C） Futurebus 总线提供对容错和高可靠性系统的支持（D）以上三种18 异步传输方式是指没有统一的时钟，也没有固定的时间间隔，完全依靠传送双方相互制约的“ 握手信号”来实现定时控制。在下列各种情况中，最应采用异步传输方式的是( )

7、。（A）IO 接口与打印机交换信息（B） CPU 与主存交换信息（C） CPU 和总线交换信息（D）CPU 内部的各个部件19 如果一个总线中并行传送 64 位数据，总线频率为 66 MHz，则总线带宽是( )。（A）1 056 MBs（B） 528 MBs（C） 2112 MBs（D）4 224 MBs20 若时钟频率为 120 MHz，传送一个 32 位字需要 8 个时钟周期，则该总线系统的数据传输速率是( ) 。（A）20 MBs（B） 60 MBs（C） 40 MBs（D）80 MBs21 在 32 位总线系统中，若时钟频率为 500 MHz，传送一个 32 位字需要 5 个时钟周期，

8、则该总线系统的数据传送速率是( )。（A）200 MBs（B） 400 MBs（C） 600 MBs（D）800 MBs22 CPU 总线是一种( )。（A）与 CPU 直接相连的系统总线（B）时钟同步型输入输出总线（C）高速串行总线（D）局部总线23 系统级的总线是用来连接( )。（A）CPU 内部的运算器和寄存器（B）主机系统板上的所有部件（C）主机系统板上的各个芯片（D）系统中的各个功能模块或设备二、综合应用题41-47 小题，共 70 分。24 总线的功能有哪些? 从功能区分，总线由哪三部分组成? 各自对计算机系统性能有什么影响?25 存储器读写总线周期的功能有哪些?26 接口按数据传

9、输宽度分为哪几类?按操作的节拍分为哪几类? 按信息传送的控制方式分为哪几类?27 分布式裁决方式有哪些?28 什么是 USB 总线?USB 总线有什么特点?USB 的数据传输方式有哪些 ?计算机专业基础综合计算机组成原理（总线）模拟试卷 1 答案与解析一、单项选择题1-40 小题，每小题 2 分，共 80 分。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。1 【正确答案】 D【试题解析】 按照总线周期区分为内存读周期、内存写周期、IO 读周期、IO 写周期四种类型。【知识模块】 计算机组成原理2 【正确答案】 C【试题解析】 根据数据传输方向不同，可以分为单工、半双工和全双工三种通

10、信方式，不存在所谓的半单工方式。单工通信是指数据单方向传送；半双工通信是指数据可以两个方向传送，但同一时刻只能一个方向传送：全双工通信是指数据可以同时两个方向传送。【知识模块】 计算机组成原理3 【正确答案】 C【试题解析】 量化后的每个声音样本用 2 个字节(16 位)表示，216=65536，其倒数就是量化分辨率。模拟音频转换成数字音频需要经过采样、量化和编码三个过程。其中量化是将每个采样点得到的幅度值用数字表示，量化位数(又称采样精度)表示存放采样点幅度值的二进制位数，它决定了模拟信号数字化后的动态范围。在相同的采样频率下，量化位数越大，则采样精度越高，声音的质量也越好，声音信息的存储量

11、也相应越大。【知识模块】 计算机组成原理4 【正确答案】 B【试题解析】 地址总线的位数与存储单元个数有关，地址总线的位数越多，可访问的存储单元个数就越多。系统总线按传送信息的不同可以细分为地址总线、数据总线和控制总线。地址总线由单方向的多根信号线组成，用于 CPU 向主存、外设传输地址信息；数据总线由双方向的多根信号线组成，CPU 可以沿这些线从主存或外设读入数据，也可以沿这些线向主存或外设送出数据：控制总线上传输的是控制信息，包括 CPU 送出的控制命令和主存(或外设 )返回 CPU 的反馈信号。地址总线宽度决定了 CPU 可以访问的最大的物理地址空间，简单地说就是 CPU 到底能够使用多

12、大容量的主存。例如，32 位地址线可寻址的最大容量为 232=4 096 MB(4 GB)。【知识模块】 计算机组成原理5 【正确答案】 D【试题解析】 总线内部结构包括：数据传送总线、仲裁总线、中断和同步总线以及公用总线。【知识模块】 计算机组成原理6 【正确答案】 B【试题解析】 独立请求方式每个设备均有一对总线请求线和总线允许线，总线控制逻辑复杂，但响应速度快，故选项 A 正确。计数器定时查询方式采用一组设备地址线，故选项 B 错误。链式查询方式对硬件电路故障敏感，且优先级不能改变，故选项 D 正确。分布式仲裁方式不需要中央仲裁器，每个主模块都有自己的仲裁号和仲裁器，多个仲裁器竞争使用总

13、线，故选项 C 正确。【知识模块】 计算机组成原理7 【正确答案】 C【知识模块】 计算机组成原理8 【正确答案】 D【试题解析】 同步传输控制是指在总线上传送数据时，通信双方使用同一个时钟信号进行同步，这个时钟信号通常可以由 CPu 的总线控制逻辑部件提供，称为总线时钟。异步传输控制是指在总线上传送数据时，允许通信双方各自使用自己的时钟信号，采用“应答方式”解决数据传输过程中的时间配合关系。【知识模块】 计算机组成原理9 【正确答案】 D【试题解析】 地址总线的位数与最大存储单元个数相关，也与 MAR 的位数相关。地址总线的宽度决定了 CPU 可以访存的最大物理地址空间。地址总线的位数与实际

14、存储单元个数是无关的，而 MAR 的位数与其是相关的，一般这二者是相等的。【知识模块】 计算机组成原理10 【正确答案】 D【试题解析】 链式查询方式、计数器查询方式、独立请求方式。【知识模块】 计算机组成原理11 【正确答案】 A【试题解析】 总线的一次信息传送过程可以分为：请求总线、总线仲裁、寻址(目的地址) 、信息传送、状态返回(错误报告) 五个过程。【知识模块】 计算机组成原理12 【正确答案】 A【试题解析】 系统总线按传送内容的不同可分为地址总线、数据总线和控制总线。地址总线由单向多根信号线组成，可用于 CPU 向主存、外设传送地址信息；数据总线由双向的多根信号线组成，CPU 可以

15、沿着这些线从主存或外设读入数据，也可发送数据；控制总线上传输控制信息，包括控制命令和反馈信号等。访问内存所得到的信息是数据信息，通过数据线传送至 CPU。【知识模块】 计算机组成原理13 【正确答案】 B【试题解析】 (1)数据转换：不同类型的数据必须经过转换过程才能被对方识别和接收。(2)数据缓冲与时序配合：在接口电路中，一般设置几个数据缓冲寄存器，从而使接口具备一定的缓冲存储能力。(3)提供外部设备和接口的状态：在接口线路中设置设备和接口状态寄存器，CPU 可以通过读取其内容了解外部设备和接口线路的工作状态，调整对外部设备及数据接口的指令。(4)实现主机和外部设备之间的通信联络控制：主要通

16、信联络控制工作包括设备选择、操作时序的控制与协调、中断的请求与批准、主机命令与 IO 设备状态的交换和传递。(5)电平匹配和负载匹配：总线信号电平通常是与 TTL 兼容的，而外设的 IO信号有 TTL 电平和其他规格的电平。当电平不同时，需经过接口电路进行电平转换。【知识模块】 计算机组成原理14 【正确答案】 C【试题解析】 串行总线的数据在数据线上按位进行传输，因此只需要一根数据线，线路的成本低，适合于远距离的数据传输。串行总线是一种信息传输信道。在信息传输通道中，携带数据信息的信号单元叫做码元，每秒通过信道传输的码元数称为码元传输速率，简称波特率。串行传输方式可分为同步方式和异步方式两种

17、。在异步传输方式中，每个字符要用一位起始位和若干停止位作为字符传输的开始和结束标志，需占用一定的时间。所以在进行数据块传送时，为了提高速度，一般把每个字符前后的附加位去掉，而将若干个字符作为一个数据块一起传送，在数据块的开始和结尾处用一个或若干个同步字符作标志。这种方式称为同步串行传输方式。【知识模块】 计算机组成原理15 【正确答案】 C【试题解析】 并行总线的数据在数据线上同时有多位一起传送，每一位要有一根数据线，因此有多根数据线。并行传输比串行传输速度要快得多，但需要更多的传输线。衡量并行总线速度的指标是最大数据传输率，即单位时间内在总线上传输的最大信息量。为了减少线路的数量，可以将并行

18、方式和串行方式结合起来。【知识模块】 计算机组成原理16 【正确答案】 C【试题解析】 设总线带宽用 Dr 表示，总线时钟周期用 T=1/f 表示，一个总线周期传送的数据量用 D 表示，根据定义可得：【知识模块】 计算机组成原理17 【正确答案】 D【试题解析】 Futurebus 是一个高性能的异步总线标准。其技术要求是：(1)一个与结构、处理器、技术无关的开发标准。(2)基本上是一个异步数据定时协议。(3)允许采用可选的同步式协议，用来实现高速的块数据传送。(4)支持 32 位或 64 位寻址，数据线的长度动态可变(32 位、64 位、128 位、256位)，以满足不同带宽的要求。(5)全

19、分布式的并行仲裁协议及集中式仲裁协议，并支持线路交换式和分离业务协议。(6)提供对容错和高可靠性系统的支持。(7)提供对 Cache 共享存储器的支持。(8)提供一个兼容的消息传递定义。【知识模块】 计算机组成原理18 【正确答案】 A【试题解析】 IO 接口和打印机之间的速度差异较大，应采用异步传输方式来提高效率。异步定时方式能保证两个工作速度相差很大的部件或设备之间可靠地进行信息交换。【知识模块】 计算机组成原理19 【正确答案】 B【试题解析】 64 位=8B ， Dr=Df=8 B66106s=528 MBs。【知识模块】 计算机组成原理20 【正确答案】 B【试题解析】 总线的最大数

20、据传输率又称总线带宽，即每秒传输的字节数。总线带宽=总线宽度 总线频率。由于传送 4 字节的数据需要 8 个时钟周期，因此，总线带宽为 4 B120 MHz8=60 MBso【知识模块】 计算机组成原理21 【正确答案】 B【试题解析】 时钟频率为 500 MHz，即每秒可以执行 500M 时钟周期，而数据的传送速率是 32 位5 个时钟周期，即 1 秒内有 100M 个数据传送过程，每一次传送 32 位(4 B)，因此，总线系统的数据传送速率是 400 MBs。【知识模块】 计算机组成原理22 【正确答案】 D【知识模块】 计算机组成原理23 【正确答案】 D【知识模块】 计算机组成原理二、

21、综合应用题41-47 小题，共 70 分。24 【正确答案】 计算机总线是计算机各部件之间传输信息的公共通路，包括传输数据(信息 )信号的逻辑电路、管理信息传输协议的逻辑线路和物理连线。从总线各自承担的不同功能，分为数据总线、地址总线、控制总线三部分。数据总线在计算机部件之间传输数据信息，它的时钟频率和宽度的乘积正比于它支持的最大数据输入输出能力。地址总线在计算机部件之间传输地址(内存地址、IO 地址)信息，它的宽度决定了系统可以寻址的最大内存空间。控制总线给出总线周期类型、I0 操作完成的时刻、DMA 周期、中断等有关的控制信号。【知识模块】 计算机组成原理25 【正确答案】 存储器读写总线

22、周期以猝发式传送为基本机制，一次猝发式传送总线周期通常由一个地址周期和一个或几个数据周期组成。存储器读写周期的解释，取决于 PCI 总线上的存储器控制器是否支持存储器Cache 之间的 PCI 传输协议。如果支持，则存储器读写一般是通过 Cache 来进行；否则，以数据非缓存方式来传输。【知识模块】 计算机组成原理26 【正确答案】 (1)按数据传输宽度分类并行接口：主机与接口、接口与外部设备之间都是对 1 字节或几字节各位同时进行处理的方式完成信息传递工作的，即每次传送 1 字节或几字节的全部代码。因此并行接口的数据通路是按字或字节设置的。一般当 IO 设备本身是按照并行方式工作，并且主机与

23、外部设备之间距离较近时，选用并行接口。串行接口：接口与主机之间完全按照并行的方式传递数据。但接口与 IO 设备之间有时是按照每次传送一位的方式实现数据传递，即每字节是按位依次传送的。因此要求串行接口必须设置具有移位功能的数据缓冲器，以实现数据格式的串一并转换。同时还要求接口中使用同步定时脉冲信号来控制信息的传递速率，以保证信号能够在接口与外部设备之间实现同步串行传送。一般的低速 IO 设备、计算机网络的远程终端设备以及通信系统的终端采用串行接口。(2)按操作的节拍分类同步接口：同步接口的数据传送是按照 CPU 的控制节拍进行的。无论是 CPU与接口之间，还是接口与外部设备之间的数据交换都由 C

24、PU 的控制节拍来协调，与 CPU 的节拍同步。这种接口的控制简单，但其操作时间必须与 CPU 的时钟同步。异步接口：异步接口不由 CPU 的时钟控制。CPU 与 IO 设备之间的信息交换采用应答方式。连接在总线上的任何两个设备均可以交换信息，在交换信息的两个设备中，负责控制和支配总线控制权的设备称为主设备，与主设备交换信息的设备称为从设备。如将 CPu 看作主设备，将 IYO 设备看作从设备。在信息交换时，主设备发出交换信息的“ 请求 ”信号，经过接口传送给从设备，从设备完成主设备指定的操作后向主设备发出“回答” 信号。按这种一问一答的方式分步完成信息的交换。其中从“请求 ”到“回答”之间的

25、时间是由完成操作所需的实际工作时间决定的，与CPU 的时钟节拍无关。(3)按信息传送的控制方式分类根据接口对信息传送的控制方式，可将接口分为：有程序控制的输入输出接口；程序中断输入输出接口；直接存储器存取(DMA)接口。【知识模块】 计算机组成原理27 【正确答案】 (1)自举分布式裁决在冲突检测分布式裁决方案也使用多个请求线，不需要中心裁决器，每个设备独立地决定自己是否是最高优先级请求者。(2)冲突检测分布式裁决在冲突检测分布式裁决方案中，每个设备独立地请求总线，多个同时使用总线的设备会产生冲突，这时冲突被检测到，按照某种策略在冲突的各方选择一个设备。存储器写(不可重试) ：当处理器要写回一

26、个更新的 Cache 行到存储器(淘汰)以便为一个新行腾出空间时，由处理器发出该事务。存储器写(可重试) ：当处理器执行到某指令需写数据到存储器中去时，由处理器发出该事务。【知识模块】 计算机组成原理28 【正确答案】 (1)USB 通用串行总线是一种通用万能插口，可以将下列的任一部件插入 USB 端口：显示器、键盘、鼠标、调制解调器、游戏杆、扫描仪、打印机、视频相机等。还可以将一些 uSB 外设进行串接，即多个设备共用 PC 一个端口。USB 总线可提供电源，但如将多个耗电量大的外设串接起来有可能使总线过载，此时可使用一个自供电的集线器来补充功耗。另外 USB 外设可以热插拔。(2)根据设备对系统资源需求的不同，在 USB 标准中规定了四种不同的数据传输方式：等时传输方式；中断传输方式；控制传输方式；批处理方式。【知识模块】 计算机组成原理