[考研类试卷]计算机专业基础综合（中央处理器）模拟试卷2及答案与解析.doc

《[考研类试卷]计算机专业基础综合（中央处理器）模拟试卷2及答案与解析.doc》由会员分享，可在线阅读，更多相关《[考研类试卷]计算机专业基础综合（中央处理器）模拟试卷2及答案与解析.doc（17页珍藏版）》请在麦多课文档分享上搜索。

1、计算机专业基础综合（中央处理器）模拟试卷 2 及答案与解析一、单项选择题1-40 小题，每小题 2 分，共 80 分。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。1 通常所说的 32 位微处理器是指( )。（A）地址总线的宽度为 32 位（B）处理的数据长度只能为 32 位（C） CPU 字长为 32 位（D）通用寄存器数目为 32 个2 在微程序控制方式中，机器指令、微程序和微指令的关系是( )。（A）每一条机器指令由一条微指令来解释执行（B）每一条机器指令由一段(或一个)微程序来解释执行（C）一段机器指令组成的工作程序可由一条微指令来解释执行（D）一条微指令由若干条机器指令组

2、成3 一个单周期处理器，各主要功能单元的操作时间为：指令存储器和数据存储器为03 ns，ALU 为 02ns，寄存器文件为 01ns，则该 CPU 的时钟周期最少应该是( )。（A）04ns（B） 03ns（C） 02ns（D）1ns4 微程序存放在( ) 。（A）主存中（B）堆栈中（C）只读存储器中（D）磁盘中5 下列关于并行微程序控制器的说法中，正确的是( )。（A）现行微指令的执行与取下一条微指令的操作并行（B）现行微指令的执行与取下一条微指令的操作串行（C）两条或更多微指令的执行在时间上并行（D）两条或更多微指令的取微指令操作在时间上并行6 下列说法中正确的是( )。（A）取指周期一定

3、等于机器周期（B）指令字长等于机器字长的前提下，取指周期等于机器周期（C）指令字长等于存储字长的前提下，取指周期等于机器周期（D）取指周期与机器周期没有必然联系7 在微程序控制方式中，以下说法中正确的是( )。采用微程序控制器的处理器称为微处理器每一条机器指令由一个微程序来解释执行在微指令的编码中，执行效率最低的是直接编码方式水平型微指令能充分利用数据通路的并行结构（A）和（B） 和（C） 和（D）、和8 下列几项中，流水线相关包括( )。I结构相关 数据相关 指令相关 控制相关（A），（B） ，（C） ，（D），9 一个四级流水线的处理器，连续向此流水线输入 15 条指令，则在第 15 个时

4、钟周期结束时，共执行完的指令条数为( )。（A）10（B） 11（C） 12（D）1510 在一个微指令周期中，( )。（A）只能执行一个微操作（B）能顺序执行多个微操作（C）只能执行多个互斥微操作（D）能并行执行多个微操作11 已知一台时钟频率为 2GHz 的计算机的 CPI 为 12。某程序 P 在该计算机上的指令条数为 4109。若在该计算机上，程序 P 从开始启动到执行结束所经历的时间是 4s，则运行 P 所用 CPU 时间占整个 CPU 时间的百分比大约是 ( )。（A）40（B） 60（C） 80（D）10012 指令流水线中，不同的指令在指令流水的不同功能段中可以( )。（A）顺

5、序（B）选择（C）循环（D）并行13 下列说法中，正确的是( )。（A）水平型微指令的执行速度要慢于垂直型微指令（B）水平型微指令的长度要短于垂直型微指令（C）水平型微指令的编码空间利用率高（D）垂直型微指令中包含微操作码字段14 下列特征中，不属于有利于实现指令流水线的是( )。（A）指令字等长（B） LoadStore 指令风格（C）寻址方式灵活多样（D）指令格式规整统一15 下列关于动态流水线和超标量处理器的说法中，错误的是( )。（A）超标量处理器中一定有多个不同的指令执行单元（B）动态流水线执行指令的顺序不一定是输入指令的顺序（C）超标量处理器不一定都采用动态流水线（D）超标量技术是

6、指采用更多流水段个数的流水线技术16 某计算机的指令系统中共有 101 条不同的指令，采用微程序控制方式时，控制存储器中具有的微程序数目至少是( )。（A）100（B） 102（C） 103（D）10417 指令流水中不同功能段的执行时间最好( )。（A）相等（B）不等（C）为零（D）与指令周期一致18 下列说法中正确的是( )。（A）指令流水线可以缩短一条指令的执行时间（B）实现指令流水线并不需要增加额外的硬件（C）指令流水线可以提高指令执行的吞吐率（D）理想情况下，每个时钟内都有一条指令在指令流水线中完成19 以下有关流水线相关的叙述中，正确的是( )。（A）所有数据相关都能通过转发得到解

7、决（B）可以通过调整指令顺序和插入 nop 指令消除所有的数据相关（C）五段流水线中 LoadUse 数据相关不会引起一个时钟周期的阻塞（D）一条分支指令与紧随其后的一条 ALU 运算指令肯定会发生数据相关二、综合应用题41-47 小题，共 70 分。20 下图所示的处理机逻辑框图中，有两条独立的总线和两个独立的存储器。已知指令存储器 IM 最大容量为 16384 字(字长 18 位)，数据存储器 DM 最大容量是65536 字(字长 16 位) 。各寄存器均有“ 打入”(Rin)和“送出”(Rout)控制命令，但图中未标出。 设处理机格式为： 加法指令可写为“ADDX(R 1)”。其功能是(

8、AC 0)+(Ri)+X)AC 1，其中(R i)+X)部分通过寻址方式指向数据存储器，现取 Ri 为 R1。试画出 ADD 指令从取指令开始到执行结束的操作序列图，写明基本操作步骤和相应的微操作控制信号。21 如图所示，某计算机的内部数据通路如下： 完成如下要求：(1)数据指令STA R1，(R 2)，其指令的功能是将寄存器 R1 的内容传送至(R 2)中存储的内存地址所代表的存储单元中。请画出指令周期流程图。(2)标出各微操作信号序列。21 下图为某计算机主机示意图，各部分之间的连线表示数据通路，数据传送方向如箭头所示。22 给出图中寄存器 A、B、C、D 的名称。23 简述取指令的数据通

9、路。24 简述取数指令 LOAD X 的数据通路(完成功能(X)AC，其中 X 为主存地址，由指令的地址码字段给出)。25 简述存数指令 STORE X 的数据通路(完成功能 (AC)X，其中 X 为主存地址，由指令的地址码字段给出)。26 简述加法指令 ADD X 的数据通路(完成功能(X)+(AC)AC，其中 X 为主存地址，由指令的地址码字段给出)。26 某模型机的数据通路结构如下图所示。用寄存器传送语句(如 PCMAR) ，拟出下列指令从读取到执行的完整流程。27 数据传送指令 MOV X(R0)，Y(R 1)，源和目的操作数地址均采用变址寻址，第 1个参数 X 为源操作数的形式地址，

10、第 2 个参数为目的操作数的形式地址，分别位于指令的第 2 个和第 3 个存储字。28 数据求反指令 COM 一一(R 0)，采用自减型寄存器间接寻址，结果送回自减后的地址单元。28 某计算机有如下部件：ALU，移位器，主存 M，主存数据寄存器 MDR，主存地址寄存器 MAR，指令寄存器 IR，通用寄存器 R0R 1，暂存器 C 和 D。29 请将各逻辑部件组成一个数据通路，并标明数据流向。30 画出“ADD R 1，(R 2)+”指令的指令周期流程图，指令功能是(R 1)+(R2)R 1。计算机专业基础综合（中央处理器）模拟试卷 2 答案与解析一、单项选择题1-40 小题，每小题 2 分，共

11、 80 分。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。1 【正确答案】 C【试题解析】 通常所说的 32 位微处理器是指 CPU 字长为 32 位。将运算器和控制器合称为中央处理器(CPU) ，在由超大规模集成电路构成的微型计算机中，往往将 CPU 制成一块芯片，称为微处理器。CPU 按照其处理信息的字长可以分为 8位 CPU、16 位 CPU、32 位 CPU、64 位 CPU 等。选项 A、B、D 均与微处理器的位数无关。【知识模块】 中央处理器2 【正确答案】 B【试题解析】 机器指令是由一段(或一个)微程序来解释执行的，一条微程序是由若干微指令构成的。【知识模块】 中央

12、处理器3 【正确答案】 D【试题解析】 单周期处理器时钟周期取为“Load”指令的执行时间(最长)，它等于读指令存储器(取指) 的时间、读寄存器堆(取形式地址)的时间、ALU(计算有效地址)的时间、读数据存储器(取操作数)的时间以及写寄存器堆(将操作数写入目的寄存器)的时间之和，为 1ns。【知识模块】 中央处理器4 【正确答案】 C【试题解析】 微程序存放在控制存储器中，是只读存储器。【知识模块】 中央处理器5 【正确答案】 A【试题解析】 并行微程序控制器中，在执行现行微指令的同时，取下一条微指令，选项 A 的描述正确。【知识模块】 中央处理器6 【正确答案】 C【试题解析】 指令字长一般

13、取存储字长的整数倍，当指令字长等于存储字长时，取指周期可看作机器周期。【知识模块】 中央处理器7 【正确答案】 B【试题解析】 微处理器是相对于大型机的处理器而言的，与微程序控制器没有必然联系，错误。微程序的设计思想就是将每一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一条微指令对应一个或几个微操作命令，正确。直接编码方式中每一位代表一个微命令，不需要译码，因此执行效率最高，错误。一条水平型微指令能定义并执行几种并行的基本操作，因此能更充分利用数据通路的并行结构，正确。【知识模块】 中央处理器8 【正确答案】 C【试题解析】 流水线相关包括：结构相关、数据相关和控制相关。其中，

14、结构相关是由于不同指令欲同时使用一个部件而造成的；数据相关是指后面指令欲使用前面指令的结果时该结果还没有产生；控制相关是指指令执行的顺序发生改变而引起的流水线停顿，各类转移指令、分支指令以及中断或异常的出现都会引起控制相关。【知识模块】 中央处理器9 【正确答案】 C【试题解析】 此题考查流水线的工作原理。共执行完的指令条数为 1+(154)=12。【知识模块】 中央处理器10 【正确答案】 D【知识模块】 中央处理器11 【正确答案】 B【试题解析】 此题考查如何根据时钟频率、指令条数和 CPI 来计算程序执行时间。12410 9 2 GHz=24s，(244)100=60。【知识模块】 中

15、央处理器12 【正确答案】 D【试题解析】 在指令流水线中，不同的指令在不同功能段中可以并行。【知识模块】 中央处理器13 【正确答案】 D【试题解析】 此题考查的知识点包括：水平型微指令的执行速度要快于垂直型微指令，水平型微指令的长度要长于垂直型微指令，水平型微指令的编码空间利用率较低，垂直型微指令的格式与普通机器指令的格式相仿。【知识模块】 中央处理器14 【正确答案】 C【试题解析】 有利于实现流水线的指令特征是指令字等长、LoadStore 指令风格(隐含寻址方式简单) 、指令格式规整统一、数据和指令在存储器中“对齐”存放。【知识模块】 中央处理器15 【正确答案】 D【试题解析】 超

16、标量技术是采用更多指令执行部件来构成多条流水线的技术。【知识模块】 中央处理器16 【正确答案】 B【试题解析】 通常，一条机器指令对应一个微程序。由于任何一条机器指令的取指令操作都是相同的，因此可以将取指令操作抽出来编成一个独立的微程序，这个微程序只负责将指令从主存中取出送至指令寄存器。控制存储器中的微程序个数应等于指令系统中的机器指令数再加上对应的取指、间址和中断周期等公用的微程序数。若指令系统中具有 n 种机器指令，则控制存储器中的微程序数至少有 n+1 个。在本题中，除去 101 条机器指令所对应的 101 个微程序外，至少还有一个取指微程序，所以至少有 102 个微程序。【知识模块】

17、 中央处理器17 【正确答案】 A【试题解析】 不同功能段的时间相同可以提高流水线的效率。【知识模块】 中央处理器18 【正确答案】 C【试题解析】 指令流水线将延长一条指令的执行时间。一个主要原因就是尽管各个流水段处理指令的时间并不相同，但是只能取最长的时间作为流水线的工作周期；实现指令流水线需要增加额外的硬件，至少在流水段之间增加锁存器。这也是指令流水线将延长一条指令的一执行时间的重要原因；指令流水线可以提高指令执行的吞吐率；指令流水线存在一个建立时间，即第一条指令进入流水线到它流出的时间间隔。即便是理想情况下，在第一条指令流出之前，指令流水线在每个时钟内都没有完成任何一条指令。【知识模块

18、】 中央处理器19 【正确答案】 B【试题解析】 相邻两条 ALU 运算指令之间，相隔一条的两条 ALU 运算指令之间和相隔一条的 Load 指令与 ALU 运算指令之间的数据冒险能通过转发解决。单纯依靠“插入 nop 指令”就能消除所有数据相关，但是这样做效率太低。如果通过调整指令顺序，再加上插入 nop 指令，则能提高流水线的效率。 Load-Use 数据相关是由于 Load 指令的目的寄存器等于后一条指令的源寄存器而导致的。对于五段流水线(取指、译码、执行、访存、写回)，Load 指令在最后一段写入目的寄存器，而后继指令在第三段读寄存器源，所以 Load-Use 数据相关至少要引起一个时

19、钟周期的阻塞。通常，分支指令并不改变任何寄存器的值，所以与紧随其后的 ALU 运算指令根本不会发生数据相关。【知识模块】 中央处理器二、综合应用题41-47 小题，共 70 分。20 【正确答案】 加法指令“ADD X(R i)”是一条隐含指令，其中一个操作数来自AC0，另一个操作数在数据存储器中，地址由通用寄存器的内容(R i)加上指令格式中的 X 量值决定，可认为这是一种变址寻址。因此，指令周期的操作流程图如下图所示。相应的微操作控制信号列在框图外。【知识模块】 中央处理器21 【正确答案】 见流程图。【知识模块】 中央处理器【知识模块】 中央处理器22 【正确答案】 A 为主存数据寄存器

20、 MDR，B 为主存地址寄存器 MAR，C 为指令寄存器 IR，D 为程序计数器 PC。【知识模块】 中央处理器23 【正确答案】 取指令的数据通路为：DBMAC。【知识模块】 中央处理器24 【正确答案】 取数指令 LOAD X 的功能是将指令地址码字段指出的主存单元的内容读到累加器 AC 中。由于该机中数据寄存器 MAR 与 AC 无直接通路，故由图可知，需要经过 ALU 来实现数据传送。取指阶段的数据通路同(1)，执行阶段的数据通路为：C(或 A)BMAALUAC。【知识模块】 中央处理器25 【正确答案】 存数指令 STORE X 的数据通路取指阶段同 (2)，执行阶段为：C(或 A)

21、BMACAM【知识模块】 中央处理器26 【正确答案】 加法指令 ADD X 的数据通路取指阶段同(2)，执行阶段为：【知识模块】 中央处理器【知识模块】 中央处理器27 【正确答案】 MOV X(R 0)，Y(R 1) 指令执行流程中的前 3 步是完成取指令都有的公操作；接下来的 5 步是去主存中取源操作数，把取出的数放在暂存器 C 中；然后的 4 步是形成目的操作数地址；最后 2 步完成传送操作。 PCMAR，Read； 取指令 MMDRIR PC+1PC PCMAR，Read； 取源操作数形式地址 MMDRC PC+1PC C+R0MAR ，Read； 形成源操作数有效地址，并取源操作数

22、 MMDRC； 源操作数暂存 C 中 PCMAR，Read； 取目的操作数形式地址 MMDRD (11)PC+1PC (12)D+R 1MAR； 形成目的操作数有效地址 (13)CMDR； 将源操作数送存储器数据寄存器 (14)MDRM，Write ； 将源操作数写入目的有效地址中【知识模块】 中央处理器28 【正确答案】 COM- (R0) 指令执行流程中的前 3 步是取指令操作；接下来的 2步是去主存中取源操作数，把取出的数放在暂存器 D 中；然后将 D 的内容取反，写入目的地址中。 PCMAR，Read； 取指令 MMDRIR PC+1PC R0-1R 0，R 0-1MAR，Read；修改 Ro 的内容(源和目的操作数地址) MMDRD； 取出源操作数 DMDR； 将源操作数取反 MDRM，Write； 写入目的地址中【知识模块】 中央处理器【知识模块】 中央处理器29 【正确答案】 各功能部件连接成如下图所示数据通路：【知识模块】 中央处理器30 【正确答案】 此指令为 RS 型指令，一个操作数在 R1 中，另一个操作数在 R2为地址的内存单元中，相加结果放在 R1 中。送当前指令地址到 MAR，取当前指令到 IR，PC+1，为取下条指令做好准备。 取 R1 操作数C 暂存器。 送地址到MAR。取出内存单元中的操作数D 暂存器。相加后将和数R 1。【知识模块】 中央处理器