【考研类试卷】哈尔滨工业大学《信号与系统、数字电路》真题2010年及答案解析.doc

《【考研类试卷】哈尔滨工业大学《信号与系统、数字电路》真题2010年及答案解析.doc》由会员分享，可在线阅读，更多相关《【考研类试卷】哈尔滨工业大学《信号与系统、数字电路》真题2010年及答案解析.doc（5页珍藏版）》请在麦多课文档分享上搜索。

1、哈尔滨工业大学信号与系统、数字电路真题 2010年及答案解析(总分：75.00，做题时间：90 分钟)一、B概念题/B(总题数：5，分数：15.00)1.二进制数 A、B 均为正数(1 位符号位，7 位数字)，若 A-B=10001001 二进制 ，问 A、B 哪个数大?（分数：3.00）_2.试判断等式 f(x1，x 2，x k)= （分数：3.00）_3.试说明最小项和最大项的关系。（分数：3.00）_4.两个 TTL门电路的输出端是否可以直接相连，为什么?如果设计中必须直接相连，应该用什么器件?（分数：3.00）_5.某 8位模数转换器是由并/串结构组成的，则其内部有多少个比较器?给出计

2、算过程。（分数：3.00）_二、B简答题/B(总题数：3，分数：15.00)6.试用一片(只用一片，不加任何逻辑门)4 位加法器 74283实现余 3码到 8421BCD码的转换电路。（分数：5.00）_7.画出如图 1所示电路在给定 D1和 CP作用下 Q1、Q 2和 Y的输出波形，说明该电路的功能。（分数：5.00）_8.使用一片 74138译码器和与非门设计一个组合逻辑电路，用来判断一个 4位二进制数(ABCD)能否被 2整除，能整除输出为 1，否则输出为 0。（分数：5.00）_三、B/B(总题数：1，分数：25.00)9.试以 JK触发器为核心元件设计一个序列检测器，在控制输入端 k

3、的作用下，分别检测“111”和“101”两个序列。控制端 k=0时，当输入 x为连续 3个或 3个以上 1时，输出 Y1=1，否则为 0；k=1 时，用以检测 101序列，当输入 x满足 101时，Y 2=1，否则为 0。要求设计步骤清楚，检验所设计电路能否自启动。（分数：25.00）_四、B/B(总题数：1，分数：20.00)试设计一个信号发生器，可以产生幅度为 2V，周期为 2ms的周期性锯齿波。给定数模转换器(DAC)为 8位，转换时间为 10s，参考电压为 2.55V，系统时钟SCLK为 1MHz。（分数：20.00）(1).设计虚线框内时序电路。（分数：10.00）_(2).若将输出

4、改成周期性三角波，电路应如何设计?（分数：10.00）_哈尔滨工业大学信号与系统、数字电路真题 2010年答案解析(总分：75.00，做题时间：90 分钟)一、B概念题/B(总题数：5，分数：15.00)1.二进制数 A、B 均为正数(1 位符号位，7 位数字)，若 A-B=10001001 二进制 ，问 A、B 哪个数大?（分数：3.00）_正确答案：(解：AB，因为 A-B0。)解析：2.试判断等式 f(x1，x 2，x k)= （分数：3.00）_正确答案：(解：成立。f(x 1，x 2，x k)等于 0或 1。当 f(x1，x 2，x k)=1时，*(0，x 2，x k)+x1f(1，

5、x 2，x k)=1；当 f(x1，x 2，x k)=0时，*(0，x 2，x k)+x1f(1，x 2，x k)=0。故原式成立。)解析：3.试说明最小项和最大项的关系。（分数：3.00）_正确答案：(解：n 个变量的最小项是 n个变量的逻辑乘，全部变量都必须存在，每个变量既可以是原变量，也可以是反变量。所以最小项的数目是 2n个，最小项用 mi表示。下标用最小项对应的二进制码相应的十进制数表示。n个变量的最大项是 n个变量的逻辑和，全部变量都必须存在，每个变量既可以是原变量，也可以是反变量。最大项的数目也是 2n个，最大项用 Mj表示。最小项和最大项之间存在对偶关系，最小项是与逻辑，最大项

6、是或逻辑；最小项的下标对应的二进制码，进行 0、1 互换就可以确定最大项的下标；最大项的下标与对应的最小项下标之间有一定关系：j=2 n-1-i。n 是逻辑变量的数目，对应于二进制码的位数；i 是最小项的下标数；j 是最大项的下标数。最小项和最大项的性质：最小项的性质和最大项的性质之间具有对偶性；最小项对每一种输入被选中的特点是只有一个最小项是“1”，其余最小项都是“0”，即所谓 N(2n)中取一个“1”；对最大项每一种输入被选中的特点是只有一个最小项是“0”，其余最小项都是“1”，即所谓 N(2n)中取一个“0”；全部最小项之和恒等于“1”；m 0+m1+m2+m3=1，N(2 n)中取一个

7、“1”；全部最大项之积恒等于“0”；m0m1m2m3=0，N(2 n)中取一个“0”；最小项的反是最大项，最大项的反是最小项。*；一部分最小项之和的反等于另外那些最小项之和。*；两最小项之积恒等于“0”；N(2 n)中取一个“1”；两最大项之和恒等于“1”；N(2 n)中取一个“0”。)解析：4.两个 TTL门电路的输出端是否可以直接相连，为什么?如果设计中必须直接相连，应该用什么器件?（分数：3.00）_正确答案：(解：普通的 TTL门电路输出端不允许直接相连，因为普通的 TTL门电路输出端之间若直接相连，会在电源与地之间形成一条低阻通路，从而导致电流过大烧毁门电路，或者造成逻辑错误；如果设

8、计中必须直接相连，应该用 OC门相连。)解析：5.某 8位模数转换器是由并/串结构组成的，则其内部有多少个比较器?给出计算过程。（分数：3.00）_正确答案：(解：有(2 4-1)2=30个比较器。由 2个 4位的并行型 A/D转换器配合 D/A转换器组成，用两次比较实行转换，所以称为 Half Flash(半快速)型，每个并行转换器有(2 4-1)个比较器。)解析：二、B简答题/B(总题数：3，分数：15.00)6.试用一片(只用一片，不加任何逻辑门)4 位加法器 74283实现余 3码到 8421BCD码的转换电路。（分数：5.00）_正确答案：(解：余 3码-0011=8421BCD，等

9、价于余 3码+1101=8421BCD。余 3码由 A端输入，A 3为高位，A 0为低位，B 端输入 1101，Q 3Q2Q1Q0即为所需 8421BCD码。设计电路图如图所示。*)解析：7.画出如图 1所示电路在给定 D1和 CP作用下 Q1、Q 2和 Y的输出波形，说明该电路的功能。（分数：5.00）_正确答案：(解：驱动方程为：*DFF1是上升沿有效，DFF 2为下降沿有效，波形图如图 2所示。*)解析：8.使用一片 74138译码器和与非门设计一个组合逻辑电路，用来判断一个 4位二进制数(ABCD)能否被 2整除，能整除输出为 1，否则输出为 0。（分数：5.00）_正确答案：(解：当

10、 D=1时，无论 ABC为何值，都不能被 2整除；当 D=0时，无论 ABC为何值，都能被 2整除。 当 F=1时，能被 2整除；当 F=0时，不能被 2整除。设计电路如图所示。 *)解析：三、B/B(总题数：1，分数：25.00)9.试以 JK触发器为核心元件设计一个序列检测器，在控制输入端 k的作用下，分别检测“111”和“101”两个序列。控制端 k=0时，当输入 x为连续 3个或 3个以上 1时，输出 Y1=1，否则为 0；k=1 时，用以检测 101序列，当输入 x满足 101时，Y 2=1，否则为 0。要求设计步骤清楚，检验所设计电路能否自启动。（分数：25.00）_正确答案：(1

11、)111 检测器。111 为三位数，故需 2个 JK触发器。设起始状态为 S0=00，则S1=01，S 2=10，S 3=11；输出为 Y1。状态图如图 1所示。 * 状态转换表如表 1所示。 B表 1/BX*Y100 0 0 0 010 0 0 1 000 1 0 0 010 1 1 0 001 0 0 0 011 0 1 1 101 1 0 0 011 1 1 1 1对应卡诺图如图 2所示。 * * 检验：可自启动。 (2)101 检测器(不可重复)。设起始状态为 S0=00，则 S1=01，S 2=10，S 3=11；输出为 Y2。状态图如图 3所示。状态转换表如表 2所示。 * B表

12、2/BX*Y200 0 0 0 010 0 0 1 000 1 1 0 010 1 0 0 001 0 0 0 011 0 0 0 101 1 0 0 011 1 0 0 0对应卡诺图如图 4所示。 * *，所以：* *，所以：* 检验：可自启动。 设计电路如图 5所示。 * 当 k=0时，检测 111；当 k=1时，检测 101。)解析：四、B/B(总题数：1，分数：20.00)试设计一个信号发生器，可以产生幅度为 2V，周期为 2ms的周期性锯齿波。给定数模转换器(DAC)为 8位，转换时间为 10s，参考电压为 2.55V，系统时钟SCLK为 1MHz。（分数：20.00）(1).设计虚

13、线框内时序电路。（分数：10.00）_正确答案：(2 8=10241K，SCLK=1MHz，所以为 10分频。*，即 200进制。 十进制转换为二进制，(199) D=(111000111)B。 10 分频：先做 5分频，如图 1所示。 * 列出其真值表如表所示。 态序 CP Q3 Q2 Q1 Q0 F1 0 0 0 100 0 0 0 11 0 0 1 110 0 0 1 11 0 1 0 120 0 1 0 01 0 1 1 030 0 1 1 01 1 0 0 040 1 0 0 0Q3全程不使用，故不考虑。 画出卡诺图如图 2所示。 * 化简可得*，F 的波形即为对 SCLK的 5分频。 Y为对 F的 2分频，即 Y对 SCLK的 10分频。 200 进制。19911000111，故需 2片 74161。设计电路如图 3所示。 *)解析：(2).若将输出改成周期性三角波，电路应如何设计?（分数：10.00）_正确答案：(将 0199.1990，将此顺序 400个数输入 2片 RAM 2568中，然后和 SCLK 10分频后的 CP作为周期信号，输出即为三角波。 附图：常用集成电路逻辑图(略)。)解析：