【计算机类职业资格】网络工程师-计算机硬件知识及答案解析.doc

《【计算机类职业资格】网络工程师-计算机硬件知识及答案解析.doc》由会员分享，可在线阅读，更多相关《【计算机类职业资格】网络工程师-计算机硬件知识及答案解析.doc（26页珍藏版）》请在麦多课文档分享上搜索。

1、网络工程师-计算机硬件知识及答案解析(总分：77.00，做题时间：90 分钟)用作存储器的芯片有不同的类型。可随机读/写，且只要不断电，其中存储的信息就可一直保存的存储器，称为 (38) 。可随机读/写，但即使在不断电的情况下其存储的信息要定时刷新才不致丢失的存储器，称为 (39) 。所存信息由生产厂家用掩膜技术写好后就无法再改变的存储器称为 (40) 。通过紫外线照射后可擦除所有信息，然后重新写入新的信息并可多次进行的存储器，称为 (41) 。通过电信号可在数秒钟内快速删除全部信息，但不能进行字节级别删除操作的存储器，称为 (42) 。（分数：5.00）A.RAMB.VRAMC.DRAMD.

2、SRAMA.RAMB.VRAMC.DRAMD.SRAMA.EPROMB.PROMC.ROMD.CDROMA.EPROMB.PROMC.ROMD.CDROMA.E2PROMB.Flash MemoryC.EPROMD.Virtual Memory一般来说，Cache 的功能 (46) 。某 32 位计算机的 Cache 容量为 16KB，Cache 块的大小为 16 B，若主存与 Cache 的地址映射采用直接映射方式，则主存地址为 1234E8F8 (十六进制)的单元装入的 Cache 地址为 (47) 。在下列 Cache替换算法中，平均命中率最高的是 (48) 。（分数：3.00）A.全部

3、由软件实现B.全部由硬件实现C.由硬件和软件相结合实现D.有的计算机由硬件实现，有的计算机由软件实现A.00010001001101(二进制)B.01 001000110100(二进制)C.1010001111 1000(二进制)D.11010011101000(二进制)A.先入后出(FILO)算法B.随机替换(RAND)算法C.先入先出(FIFO)算法D.近期最少使用(LRU)算法若磁盘的写电流波形如图 2-22 所示。图中波形 a 的记录方式是 (61) ；波形 b 的记录方式是 (62) 。（分数：2.00）A.调频制(FM)B.改进的调频制(MFM)C.调相制(PE)D.不归零制(NR

4、Z)(2). （分数：1.00）A.调频制(FM)B.改进的调频制(MFM)C.调相制(PE)D.不归零制(NRZ)内存按字节编址，地址从 A4000H 到 CBFFFH，共有 (31) 字节。若用存储容量为 32 K8 bit 的存储芯片构成该内存，则至少需要 (32) 片。（分数：2.00）A.80KB.96KC.160KD.192KA.2B.5C.8D.10SCSI 是一种通用的系统级标准输入/输出接口，其中 (65) 标准的数据宽度 16 位，数据传送率达20MB/s。大容量的辅助存储器常采用 RAID 磁盘阵列。RAID 的工业标准共有六级。其中， (66) 是镜像磁盘阵列，具有最高

5、的安全性； (67) 是无独立校验盘的奇偶校验码磁盘阵列： (68) 是采用纠错汉明码的磁盘阵列； (69) 则是既无冗余也无校验的磁盘阵列，它采用了数据分块技术，具有最高的 I/O 性能和磁盘空间利用率，比较容易管理，但没有容错能力。（分数：5.00）A.SCSI-B.SCSI-C.FASTSCSI-D.FAST/WIDESCSI-(2).(66（分数：1.00）A.RAID0B.RAIDIC.RAID2D.RAID3E.RAID4F.RAID5A.RAID0B.RAIDIC.RAID2D.RAID3E.RAID4F.RAID5A.RAID0B.RAIDIC.RAID2D.RAID3E.RA

6、ID4F.RAID5A.RAID0B.RAIDIC.RAID2D.RAID3E.RAID4F.RAID51.现有四级指令流水线分别完成取指、取数、运算、传达结果四步操作。若完成上述操作的时间依次为9ns、10ns、6ns、8ns，则流水线的操作周期应设计为_ ns。（分数：1.00）A.6B.9C.8D.102.单指令流多数据流计算机由_。（分数：1.00）A.单一控制器、单一运算器和单一存储器组成B.单一控制器、多个执行部件和多个存储器模块组成C.多个控制部件同时执行不同的指令，对同一数据进行处理D.多个控制部件、多个执行部件和多个存储器模块组成：3.设某流水线计算机主存的读/写时间为 10

7、0ns，有一个指令和数据合一的 Cache，己知该 Cache 的读/写时间为 10ns，取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5 指令需要存/取一个操作数。假设指令流水线在任何时候都不阻塞，则设置 Cache 后，每条指令的平均访存时间约为_。（分数：1.00）A.12nsB.15 nsC.18nsD.120ns4.中央处理器 CPU 中的控制器是由一些基本的硬件部件构成的。_ 不是构成控制器的部件。（分数：1.00）A.时序部件和微操作形成部件B.程序计数器C.外设接口部件D.指令寄存器和指令译码器容量为 64 块的 Cache 采用组相连方式映像，

8、字块大小为 128 个字，每 4 块为一组。若主存容量为 4096 块，且以字编址，那么主存地址应该为 (43) 位，主存区号为 (44) 位。（分数：2.00）A.16B.17C.18D.19A.5B.6C.7D.85.相连存储器的访问方式是_。（分数：1.00）A.先入先出访问B.技地址访问C.按内容访问D.先入后出访问6.若指令流水线把一条指令分为取指、分析和执行三部分，且这三部分的时间分别是 t 取指 =2 ns，t 分析=2 ns，t 执行 =1 ns，则 100 条指令全部执行完中需_ns。（分数：1.00）A.163B.183C.193D.2037.若某个计算机系统中 FO 地址

9、统一编址，则访问内存单元和 FO 设备是靠 _来区分的。（分数：1.00）A.数据总线上输出的数据B.不同的地址代码C.内存与 I/O 设备使用不同的地址总线D.不同的指令直接存储器访问(DMA)是一种快速传递大量数据常用的技术。其工作过程大致如下：(1)向 CPU 申请 DMA 传送；(2)获得 CPU 允许后，DMA 控制器接管 (73) 的控制权；(3)在 DMA 控制器的控制下，在存储器和 (74) 之间直接进行数据传送，在传送过程中不需要 (75) 的参与。开始时需提供要传送数据的 (76) 和 (77) 。(4)传送结束后，向 CPU 返回 DMA 操作完成信号。（分数：5.00）

10、A.系统控制台B.系统总线C.I/O 控制器，D.中央处理器A.外部设备B.运算器C.缓冲D.中央处理器A.外部设备B.系统时钟C.系统总线D.中央处理器A.结束地址B.起始地址C.设备类型D.数据速率A.结束地址B.设备类型C.数据长度D.数据速率8.使 Cache 命中率最高的替换算法是_。（分数：1.00）A.先进先出算法 FIFOB.随机算法 RANDC.先进后出算法 FILOD.替换最近最少使用的块算法 LRU9.在 32 位的总线系统中，若时钟频率为 1000MHz，总线上 5 个时钟周期传送一个 32 位字，则该总线系统的数据传送速率约为_ MB/s。（分数：1.00）A.200

11、B.600C.800D.1000现采用四级流水线结构分别完成一条指令的取指、指令译码和取数、运算以及送回运算结果四个基本操作，每步操作时间依次为 60ns、100ns、50ns 和 70ns。该流水线的操作周期应为 (20) ns。若有一小段程序需要用 20 条基本指令完成(这些指令完全适合于在流水线上执行)，则得到第一条指令结果需 (21) ns，完成该段程序需 (22) ns。在流水线结构的计算机中，频繁执行 (23) 指令时会严重影响机器的效率。当有中断请求发生时，采用不精确断点法，则将 (24) 。（分数：5.00）A.50B.70C.100D.280A.100B.200C.280D.

12、400A.1400B.2000C.2300D.2600A.条件转移B.五条件转移C.算术运算D.访问存储器A.仅影响中断反应时间，不影响程序的正确执行B.不仅影响中断反应时间，还影响程序的正确执行C.不影响中断反应时间，但影响程序的正确执行D.不影响中断反应时间，也不影响程序的正确执行用并行处理技术可以缩短计算机的处理时间。所谓并行性，是指 (25) 。可以采用多种措施来提高计算机系统的并行性，它们可分成三类，即 (26) 。提供专门用途的一类并行处理机(亦称阵列处理机)以 (27) 方式工作，它适用于 (28) 。多处理机是目前较高性能计算机的基本结构，它的并行任务的派生是 (29) 。（分

13、数：5.00）A.多道程序工作B.多用户工作C.非单指令流单数据流方式工作D.在同一时间内完成两种或两种以上工作A.多处理机、多级存储器和互联网络B.流水结构、高速缓冲和精简指令集C.微指令、虚拟存储和 I/O 通道D.资源重复、资源共享和时间重叠A.SISDB.SIMDC.MISDD.MB4DA.事务处理B.工业控制C.矩阵运算D.大量浮点计算A.需要专门的指令来表示程序中并发关系和控制并发执行B.靠指令本身就可以启动多个处理单元并行工作C.只执行没有并发约束关系的程序D.先并行执行，事后再用专门程序去解决并发约束某 CPU 的主振频率为 100 MHz，平均每个机器周期包含 4 个主振周期

14、。各类指令的平均机器周期数和使用频度如表 2.9 所示，则该计算机系统的速度为平均约 (5) 兆指令/秒。若某项事务处理工作所要执行的机器指令数是控制程序(以访内、比较与转移等其他指令为主)220000 条指令和业务程序(以包括乘除在内的算术逻辑运算为主)90000 条指令，且指令使用频度基本如表 2.9 所示，则该计算机系统的事务处理能力约为 (6) 项/秒。若其他条件不变，仅提高主振频率至 150 MHz，则此时该计算机速度为平均约 (7) 兆指令/秒，对上述事务的处理能力约为 (8) 项/秒。若主频仍为 100 MHz，但由于采用了流水线和专用硬件等措施，使各类指令的每条指令平均机器周期

15、数都变为 1.25，则此时计算机的速度平均约 (9) 兆指令/秒。表 2.9 各类指令的平均机器周期数和使用频度指令类别 平均机器周期数/指令 使用频度访内存 2.5 25%一般算术逻辑运算 1.25 40%比较与转移等 1.5 25%乘除 15 5%其他 5 5%（分数：5.00）A.1B.5C.10D.15E.20F.33.3G.50H.66.7I.100J.200A.1B.5C.10D.15E.20F.33.3G.50H.66.7I.100J.200A.1B.5C.10D.15E.20F.33.3G.50H.66.7I.100J.200A.1B.5C.10D.15E.20F.33.3G.

16、50H.66.7I.100J.200A.1B.5C.10D.15E.20F.33.3G.50H.66.7I.100J.200计算机执行程序所需的时间 P 可用 P=I*CPI*T 来估计，其中 I 是程序经编译后的机器指令数，CPI 是执行每条指令所需的平均机器周期数，T 为每个机器周期的时间。RISC 计算机采用 (13) 来提高机器的速度，它的指令系统具有 (14) 的特点。指令控制部件的构建， (15) 。RISC 机器又通过采用 (16) 来加快处理器的数据处理速度。RISC 的指令集使编译优化工作 。（分数：5.00）A.虽增加 CPI，但更减少 TB.虽增加 CPI，但更减少 TC

17、.虽增加 T，但更减少 CPID.虽增加 I，但更减少 CPIA.指令种类少B.指令种类多C.指令寻址方式多D.指令功能复杂A.CISC 更适于采用硬布线控制逻辑，而 RISC 更适于采用微程序控制B.CISC 更适于采用微程序控制，而 RISC 更适于采用硬布线控制逻辑C.CISC 和 RISC 都只采用微程序控制D.CISC 和 RISC 都只采用硬布线控制逻辑A.多寻址方式B.大容量内存C.大量的寄存器D.更宽的数据总线A.更简单B.更复杂C.不需要D.不可能10.单个磁头在向盘片的磁性涂料层上写入数据时，是以_ 方式写入的。（分数：1.00）A.并行B.并-串行C.串行D.串-并行某计

18、算机有 14 条指令，其使用频度如表 2.10 所示。这 14 条指令的指令操作码用等长码方式编码，其编码的码长至少为 (10) 位。若只用两种码长的扩展操作码编码，则其平均码长至少为 (11) 位。表 2.10 指令的使用频度1 2 3 4 5 6 7 8 9 10 11 12 13 140.15 0.15 0.14 0.13 0.12 0.11 0.04 0.04 0.03 0.03 0.02 0.02 0.01 0.01（分数：2.00）A.3B.4C.5D.6A.2.8B.3.4C.3.8D.4.211.在中断响应过程中，CPU 保护程序计数器的主要目的是_。（分数：1.00）A.使

19、CPU 能找到中断服务程序的入口地址B.为了实现中断嵌套C.为了使 CPU 在执行完中断服务程序时能回到被中断程序的断点处D.为了使 CPU 与 I/O 设备并行工作12.在单指令流多数据流(SIMD)计算机中，各处理单元必须_。（分数：1.00）A.以同步方式，在同一时间内执行不同的指令B.以同步方式，在同一时间内执行同一条指令C.以异步方式，在同一时间内执行不同的指令D.以异步方式，在同一时间内执行同条指令硬磁盘存储器的道存储密度是指 (63) ，而不同磁道上的位密度是 (64) 。（分数：2.00）A.沿同磁道每毫米记录的二进制位数B.同一柱面上的磁道数C.一个磁道圆周上所记录的二进制位

20、数D.沿磁盘半径方向单位长度(毫米或英寸时)上的磁道数A.靠近圆心的密度大B.靠近外边沿的密度大C.靠近圆心的密度小D.靠近半径中间的密度小设有三个指令系统相同的处理机 X、Y 和乙它们都有 4KB 的高速缓冲存储器和 32 MB 的内存，但是其存取周期都不一样，如表 2.11 所示(TIC 和 TIM 分别表示 I 处理机 Cahce 存取周期和主存存取周期)。表 2.11 处理机的存取周期TIC/nx TIM/msX 40 1Y 100 0.9Z 120 0.8若某段程序所需指令或数据在 Cache 中取到的概率为 P=0.5，则处理机 X 的存储器平均存取周期为 (50) ms。假定指令

21、执行时间与存储器的平均存取周期成正比，此时三个处理机执行该段程序由快到慢的顺序为 (51) 。若 P=0.65，则顺序为 (52) 。若 P=0.8，则顺序为 (53) 。若 P=0.85，则顺序为 (54) 。（分数：5.00）A.0.2B.0.48C.0.52D.0.6A.X、Y、ZB.X、Z、YC.Y、X、ZD.Y、Z、XE.Z、X、YF.Z、Y、XA.X、Y、ZB.X、Z、YC.Y、X、ZD.Y、Z、XE.Z、X、YF.Z、Y、XA.X、Y、ZB.X、Z、YC.Y、X、ZD.Y、Z、XE.Z、X、YF.Z、Y、XA.X、Y、ZB.X、Z、YC.Y、X、ZD.Y、Z、XE.Z、X、YF.

22、Z、Y、X在多级存储系统中，Cache 处在 CPU 和主存之间，解决 (55) 问题。若 Cache 和主存的存取时间分别为 T1和 T2，Cache 的命中率为 H，则该计算机实际存取时间为 (56) 。当 CPU 向存储器执行读操作时，首先访问 Cache，若命中，则从 Cache 中取出指令或数据，否则从主存中取出，送 (57) ：当 CPU 向存储器执行写操作时，为了使 Cache 的内容和主存的内容保持一致，若采用 (58) 法，则同时写入 Cache 和主存。由于 Cache 容量比主存容量小，因此当 Cache 满时，执行把主存信息向 Cache 写入，就要淘汰 Cache 中

23、已有的信息，为了提高 Cache 的命中率，采用一种 (59) 替换算法。（分数：5.00）A.主存容量扩充B.主存和 CPU 速度匹配C.多个请求源访问主存D.BIOS 存放A.HTI+T2B.(1-HT1)+HT2C.T2-HT1D.HT1+(1-H)T2A.CacheB.CPUC.Cache 和 CPUD.Cache 或 CPUA.写回B.写通C.映照D.特征A.LRUB.FIFOC.FILOD.RANDOM13._ 不是 RISC 的特点。（分数：1.00）A.指令的操作种类比较少B.指令长度固定且指令格式较少C.寻址方式比较少D.访问内存需要的机器周期比较少假设某计算机具有 1MB

24、的内存，并按字节编址，为了能存取该内存各地址的内容，其地址寄存器至少需要二进制 (33) 位。为使 4 字节组成的字能从存储器中一次读出，要求存放在存储器中的字边界对齐，一个字的地址码应 (34) 。若存储周期为 200 ns，且每个周期可访问 4 个字节，则该存储器带宽为 (35) b/s。假如程序员可用的存储空间为 4MB，则程序员所用的地址为 (36) ，而真正防问内存的地址称为 (37) 。（分数：5.00）A.10B.16C.20D.32A.最低两位为 00B.最低两位为 10C.最高两位为 00D.最高两位为 10A.20MB.40MC.80MD.160MA.有效地址B.程序地址C

25、.逻辑地址D.物理地址A.指令B.物理地址C.内存地址D.数据地址14.中断响应时间是指_。（分数：1.00）A.从中断处理开始到中断处理结束所用的时间B.从发出中断请求到中断处理结束所用的时间C.从发出中断请求到进入中断处理所用的时间D.从中断处理结束到再次中断请求的时间网络工程师-计算机硬件知识答案解析(总分：77.00，做题时间：90 分钟)用作存储器的芯片有不同的类型。可随机读/写，且只要不断电，其中存储的信息就可一直保存的存储器，称为 (38) 。可随机读/写，但即使在不断电的情况下其存储的信息要定时刷新才不致丢失的存储器，称为 (39) 。所存信息由生产厂家用掩膜技术写好后就无法再

26、改变的存储器称为 (40) 。通过紫外线照射后可擦除所有信息，然后重新写入新的信息并可多次进行的存储器，称为 (41) 。通过电信号可在数秒钟内快速删除全部信息，但不能进行字节级别删除操作的存储器，称为 (42) 。（分数：5.00）A.RAMB.VRAMC.DRAMD.SRAM 解析：(38-42)本题考查对几种存储器的英文名称缩写的了解，分析略。A.RAMB.VRAMC.DRAM D.SRAM解析：A.EPROMB.PROMC.ROM D.CDROM解析：A.EPROM B.PROMC.ROMD.CDROM解析：A.E2PROMB.Flash Memory C.EPROMD.Virtual

27、 Memory解析：一般来说，Cache 的功能 (46) 。某 32 位计算机的 Cache 容量为 16KB，Cache 块的大小为 16 B，若主存与 Cache 的地址映射采用直接映射方式，则主存地址为 1234E8F8 (十六进制)的单元装入的 Cache 地址为 (47) 。在下列 Cache替换算法中，平均命中率最高的是 (48) 。（分数：3.00）A.全部由软件实现B.全部由硬件实现 C.由硬件和软件相结合实现D.有的计算机由硬件实现，有的计算机由软件实现解析：(46-48)Cache 存储器介于 CPU 和主存之间，它的工作速度数倍于主存，全部功能由硬件实现。由于转换速度快

28、，因此软件人员丝毫未感到 Cache 的存在，这种特性称为 Cache 的透明性。Cache 的块号 I 与主存的块号 J 有函数关系：I=JModM。其中，M 为 Cache 的总块数。这里，主存块号可看做 1234E8F(H)，块内地址为 8(H)，而 Cache 总块数为 16KB/16B=1024 (块)，两者求模，即1001000110100111010001111(1234E8P)取低 10 位即可得主存对应的 Cache 块号 1010001111，然后连接上块内地址 1000(8H)，对应 Cache 地址表示为 1010001111 1000。问题(3)略。A.0001000

29、1001101(二进制)B.01 001000110100(二进制)C.1010001111 1000(二进制) D.11010011101000(二进制)解析：A.先入后出(FILO)算法B.随机替换(RAND)算法C.先入先出(FIFO)算法D.近期最少使用(LRU)算法 解析：若磁盘的写电流波形如图 2-22 所示。图中波形 a 的记录方式是 (61) ；波形 b 的记录方式是 (62) 。（分数：2.00）A.调频制(FM) B.改进的调频制(MFM)C.调相制(PE)D.不归零制(NRZ)解析：(61-62)不归零制：高电平表示 1，低电平表示 0。调相制：低到高的翻转代表 1，高到

30、低的翻转代表 0，常用于磁带机。调频制：有频率表示 1，无频率表示 0，用于早期的硬盘和单密度软盘。改进的调频制：在调频制的基础上加上了翻转规则，广泛应用于硬盘上。(2). （分数：1.00）A.调频制(FM)B.改进的调频制(MFM) C.调相制(PE)D.不归零制(NRZ)解析：内存按字节编址，地址从 A4000H 到 CBFFFH，共有 (31) 字节。若用存储容量为 32 K8 bit 的存储芯片构成该内存，则至少需要 (32) 片。（分数：2.00）A.80KB.96KC.160K D.192K解析：(31-32)按字节编址，地址从 A4000H 到 CBFFFH，则表示有(CBFF

31、F-A4000)+1 个字节，即 28000H 个字节，转化成十进制：216 4+8163=163 840 字节，约为 160KB。转化为芯片规格为 32K8b，即160/32=5 片。A.2B.5 C.8D.10解析：SCSI 是一种通用的系统级标准输入/输出接口，其中 (65) 标准的数据宽度 16 位，数据传送率达20MB/s。大容量的辅助存储器常采用 RAID 磁盘阵列。RAID 的工业标准共有六级。其中， (66) 是镜像磁盘阵列，具有最高的安全性； (67) 是无独立校验盘的奇偶校验码磁盘阵列： (68) 是采用纠错汉明码的磁盘阵列； (69) 则是既无冗余也无校验的磁盘阵列，它采

32、用了数据分块技术，具有最高的 I/O 性能和磁盘空间利用率，比较容易管理，但没有容错能力。（分数：5.00）A.SCSI-B.SCSI- C.FASTSCSI-D.FAST/WIDESCSI-解析：(65-69)RAID0：将多个较小的磁盘合并成一个大的磁盘，不具有冗余，并行 I/O，速度最快。RAID0 亦称为带区集。在存放数据时，其将数据按磁盘的个数进行分段，然后同时将这些数据写进这些盘中。所以在所有的级别中，RAID0 的速度是最快的。但是 RAID0 没有冗余功能，如果一个磁盘(物理)损坏，则所有的数据都无法使用。RAlD1：两组相同的磁盘系统互作镜像，速度没有提高，但是允许单个磁盘错

33、，可靠性最高。RAID1 就是镜像。其原理为在主硬盘上存放数据的同时也在镜像硬盘上写一样的数据。当主硬盘(物理)损坏时，镜像硬盘则代替主硬盘工作。因为有镜像硬盘做数据备份，所以 RAID1 的数据安全性在所有的 RAID 级别上来说是最好的。但是其磁盘的利用率却只有 50%，是所有趾上磁盘利用率最低的一个级别。RAID3：RAID 3 存放数据的原理和 RAID0、RAID1 不同。RAID3 以一个硬盘来存放数据的奇偶校验位，数据则分段存储于其余硬盘中。它像 RAID0 一样以并行方式来存放数据，但速度没有 RAID0 快。如果数据盘(物理)损坏，则只要将坏硬盘换掉，RAID 控制系统就会根

34、据校验盘的数据校验位在新盘中重建坏盘上的数据。不过，如果校验盘(物理)损坏，则全部数据都无法使用。利用单独的校验盘来保护数据虽然没有镜像的安全性高，但是硬盘利用率得到了很大的提高，为 n-1。RAID5：向阵列中的磁盘写数据，奇偶校验数据存放在阵列中的各个盘上，允许单个磁盘出错。RAID5 也是以数据的校验位来保证数据的安全，但它不是以单独硬盘来存放数据的校验位，而是将数据段的校验位交互存放于各个硬盘上。这样，任何一个硬盘损坏都可以根据其他硬盘上的校验位来重建损坏的数据。硬盘的利用率为 n-1。(2).(66（分数：1.00）A.RAID0B.RAIDI C.RAID2D.RAID3E.RAI

35、D4F.RAID5解析：A.RAID0B.RAIDIC.RAID2D.RAID3E.RAID4F.RAID5 解析：A.RAID0B.RAIDIC.RAID2 D.RAID3E.RAID4F.RAID5解析：A.RAID0 B.RAIDIC.RAID2D.RAID3E.RAID4F.RAID5解析：1.现有四级指令流水线分别完成取指、取数、运算、传达结果四步操作。若完成上述操作的时间依次为9ns、10ns、6ns、8ns，则流水线的操作周期应设计为_ ns。（分数：1.00）A.6B.9C.8D.10 解析：流水线周期即为执行时间最慢的子任务的执行时间。2.单指令流多数据流计算机由_。（分数：

36、1.00）A.单一控制器、单一运算器和单一存储器组成B.单一控制器、多个执行部件和多个存储器模块组成 C.多个控制部件同时执行不同的指令，对同一数据进行处理D.多个控制部件、多个执行部件和多个存储器模块组成：解析：单指令流多数据流计算机由单一控制器、多个执行部件和多个存储器模块组成。3.设某流水线计算机主存的读/写时间为 100ns，有一个指令和数据合一的 Cache，己知该 Cache 的读/写时间为 10ns，取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5 指令需要存/取一个操作数。假设指令流水线在任何时候都不阻塞，则设置 Cache 后，每条指令的平均访

37、存时间约为_。（分数：1.00）A.12nsB.15 ns C.18nsD.120ns解析：已知取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5 指令需要存/取一个操作数。根据题意，每条指令的存取时间=平均取指时间+平均存取数时间。根据公式：平均存取速度=Cache 存取速度Cache 命中率+主存存取速度失效率得出：(98%10 ns+2%100 ns)+1/5(95%10 ns+5%100 ns)=14.7 ns15 ns(这里要注意题中条件的各单位与最后计算结果的单位要一致)4.中央处理器 CPU 中的控制器是由一些基本的硬件部件构成的。_ 不是构成控制器

38、的部件。（分数：1.00）A.时序部件和微操作形成部件B.程序计数器C.外设接口部件 D.指令寄存器和指令译码器解析：中央处理器 CPU 中的控制器是由基本的硬件部件构成的，主要有时序部件和微操作形成部件、程序计数器、指令寄存器和指令译码器等。容量为 64 块的 Cache 采用组相连方式映像，字块大小为 128 个字，每 4 块为一组。若主存容量为 4096 块，且以字编址，那么主存地址应该为 (43) 位，主存区号为 (44) 位。（分数：2.00）A.16B.17C.18D.19 解析：(43-44)组相连映像地址结构如图 2.24 所示。*依据题意得：Cahce 分 4 块为一组，所以

39、块长度=1b4=2；64 块的 Cache 可以划分为 16 组，所以组号长度=1b16=4；字块大小为 128，所以块内地址长度=1b128=7。由于 Cahce 分为 64 块，因此主存分为 4096/64=64 个区，区号长度=1664=6。主存块长度=164=2，主存组号长度=1b16=4，主存块内地址长度：块内地址长度=1b128=7。总长度=区号长度+组号长度+块长度+块内地址长度=19 位。A.5B.6 C.7D.8解析：5.相连存储器的访问方式是_。（分数：1.00）A.先入先出访问B.技地址访问C.按内容访问 D.先入后出访问解析：相连存储器是指将其中任一存储项内容作为地址来

40、存取的存储器。用来寻址存储器的字段叫做关键字。相连存储器的基本原理是把存储单元所存内容的某一部分作为检索项(即关键字项)去检索该存储器，并将存储器中与该检索项符合的存储单元内容进行读出或写入。在计算机系统中，相连存储器主要用于虚拟存储器中存放分段表、页表和块表：在高速缓冲存储器中，相连存储器作为存放 Cache 的行地址之用。这是因为在这两种应用中都需要快速查找。6.若指令流水线把一条指令分为取指、分析和执行三部分，且这三部分的时间分别是 t 取指 =2 ns，t 分析=2 ns，t 执行 =1 ns，则 100 条指令全部执行完中需_ns。（分数：1.00）A.163B.183C.193D.

41、203 解析：根据公式：流水线执行时间=第一条指令执行时间+(指令条数-1)流水线周期可得：(2+2+1)+(100-1)2=203ns7.若某个计算机系统中 FO 地址统一编址，则访问内存单元和 FO 设备是靠 _来区分的。（分数：1.00）A.数据总线上输出的数据B.不同的地址代码 C.内存与 I/O 设备使用不同的地址总线D.不同的指令解析：统一编址：将 I/O 设备与内存统一编址，占有同一个地址空间。以地址区分访问外设或存储器，不需专门的 I/O 指令，但占用了一部分内存空间。单独编址：将 I/O 设备与内存单独编址，分别占用两个不同的地址空间。由执行不同的指令区分访问内存或外设，所以

42、需 I/O 指令。直接存储器访问(DMA)是一种快速传递大量数据常用的技术。其工作过程大致如下：(1)向 CPU 申请 DMA 传送；(2)获得 CPU 允许后，DMA 控制器接管 (73) 的控制权；(3)在 DMA 控制器的控制下，在存储器和 (74) 之间直接进行数据传送，在传送过程中不需要 (75) 的参与。开始时需提供要传送数据的 (76) 和 (77) 。(4)传送结束后，向 CPU 返回 DMA 操作完成信号。（分数：5.00）A.系统控制台B.系统总线 C.I/O 控制器，D.中央处理器解析：(73-77)DMA 方式由硬件实现。计算机硬件中设有 DMA 控制器，DMA 控制器

43、负责 DMA 请求、DMA 处理等工作的控制。总线使用权的转移由总线控制器负责。DMA 工作过程是指从 DMA 请求产生到总线使用权交还给 CPU 的整个过程。DMA 工作过程如下：外设发出DMA 请求；CPU 在总线周期结束时检查有无 DMA 请求，若有 DMA 请求，则响应 DMA 请求，把总线让给 DMA控制器：DMA 控制器接管总线的使用权，在 DMA 控制器的控制下通过总线实现外设与内存之间的数据交换，这时交换数据的内存地址及数量由 DMA 控制器给出；数据交换完成后，DMA 控制器把总线的使用权交还给CPU。在最简单的 MemDMA 情况中，我们需要告诉 DMA 控制器源端地址、目

44、标端地址和待传送的字的个数。A.外部设备 B.运算器C.缓冲D.中央处理器解析：A.外部设备B.系统时钟C.系统总线D.中央处理器 解析：A.结束地址B.起始地址 C.设备类型D.数据速率解析：A.结束地址B.设备类型C.数据长度 D.数据速率解析：8.使 Cache 命中率最高的替换算法是_。（分数：1.00）A.先进先出算法 FIFOB.随机算法 RANDC.先进后出算法 FILOD.替换最近最少使用的块算法 LRU 解析：从提供的答案选项来看，LRU 算法是一种相对较优的算法。9.在 32 位的总线系统中，若时钟频率为 1000MHz，总线上 5 个时钟周期传送一个 32 位字，则该总线

45、系统的数据传送速率约为_ MB/s。（分数：1.00）A.200B.600C.800 D.1000解析：根据公式可得：总线数据传输率=时钟频率/每个总线包含时钟周期数每个总线周期传送字节数。现采用四级流水线结构分别完成一条指令的取指、指令译码和取数、运算以及送回运算结果四个基本操作，每步操作时间依次为 60ns、100ns、50ns 和 70ns。该流水线的操作周期应为 (20) ns。若有一小段程序需要用 20 条基本指令完成(这些指令完全适合于在流水线上执行)，则得到第一条指令结果需 (21) ns，完成该段程序需 (22) ns。在流水线结构的计算机中，频繁执行 (23) 指令时会严重影

46、响机器的效率。当有中断请求发生时，采用不精确断点法，则将 (24) 。（分数：5.00）A.50B.70C.100 D.280解析：(20-24)出现条件转移指令和中断时，会影响流水线的效率，因为它们打断了流水线，使得流水线不得不重新装载。当发生中断时，计算机并不立即响应该中断，而是先禁止指令继续进入流水线，然后等已在流水线中的所有指令执行完毕才响应该中断。如果遇到转移指令，则必须等待输入操作完成以后才能进行别的操作等；如果设置不精确断点法，则等已进入流水线的指令执行完，可能发生错误。A.100B.200C.280D.400 解析：A.1400B.2000C.2300 D.2600解析：A.条

47、件转移 B.五条件转移C.算术运算D.访问存储器解析：A.仅影响中断反应时间，不影响程序的正确执行B.不仅影响中断反应时间，还影响程序的正确执行 C.不影响中断反应时间，但影响程序的正确执行D.不影响中断反应时间，也不影响程序的正确执行解析：用并行处理技术可以缩短计算机的处理时间。所谓并行性，是指 (25) 。可以采用多种措施来提高计算机系统的并行性，它们可分成三类，即 (26) 。提供专门用途的一类并行处理机(亦称阵列处理机)以 (27) 方式工作，它适用于 (28) 。多处理机是目前较高性能计算机的基本结构，它的并行任务的派生是 (29) 。（分数：5.00）A.多道程序工作B.多用户工作

48、C.非单指令流单数据流方式工作D.在同一时间内完成两种或两种以上工作 解析：(25-29)并行性是指在同一时间内完成两种或两种以上工作，提高计算机系统的并行性，它们可分成三类，即资源重复、资源共享和时间重叠。A.多处理机、多级存储器和互联网络B.流水结构、高速缓冲和精简指令集C.微指令、虚拟存储和 I/O 通道D.资源重复、资源共享和时间重叠 解析：A.SISDB.SIMD C.MISDD.MB4D解析：A.事务处理B.工业控制C.矩阵运算 D.大量浮点计算解析：A.需要专门的指令来表示程序中并发关系和控制并发执行 B.靠指令本身就可以启动多个处理单元并行工作C.只执行没有并发约束关系的程序D

49、.先并行执行，事后再用专门程序去解决并发约束解析：某 CPU 的主振频率为 100 MHz，平均每个机器周期包含 4 个主振周期。各类指令的平均机器周期数和使用频度如表 2.9 所示，则该计算机系统的速度为平均约 (5) 兆指令/秒。若某项事务处理工作所要执行的机器指令数是控制程序(以访内、比较与转移等其他指令为主)220000 条指令和业务程序(以包括乘除在内的算术逻辑运算为主)90000 条指令，且指令使用频度基本如表 2.9 所示，则该计算机系统的事务处理能力约为 (6) 项/秒。若其他条件不变，仅提高主振频率至 150 MHz，则此时该计算机速度为平均约 (7) 兆指令/秒，对上述事务的处理能力约为 (8) 项/秒。若主频仍为 100 MHz，但由于采用了流水线和专用硬件等措施，使各类指令的每条指令平均机器周期数都变为 1.25，则此时计算机的速度平均约 (9) 兆