SJ 20954-2006 集成电路锁定试验.pdf

《SJ 20954-2006 集成电路锁定试验.pdf》由会员分享，可在线阅读，更多相关《SJ 20954-2006 集成电路锁定试验.pdf（15页珍藏版）》请在麦多课文档分享上搜索。

1、址电、.FL 6130 SJ 20954 2006 Integrated circuits latch-up test 2006-08-07发布2006-12-30实施中华人民共和国信息产业部批准前本标准由信息产业部电子第四研究所归口。本标准起草单位:信息产业部电子第四研究所。本标准起草人z李银、李燕荣。SJ 20954 2006 I SJ 20954 2006 成1 范围1. 1 目的本标准规定了集成电路(IC)的电流锁定和过压锁定的试验方法。本标准的目的是建立测试IC锁定试验的方法，用来判断集成电路锁定特性并确定锁定的失效判据。锁定敏感性对于决定产品可靠性、最小无故障率(NTF)和过电应力

2、失效(EOS)非常重要。本试验方法适用于NMOS、CMOS、双极以及各种使用此类工艺的产品。当器件被置于该试验方法下出现锁定时，表明器件电性能失效，与器件特殊结构无关。1.2分类。锁定试验分类如下zI类-在室温下进行的锁定试验。11类在器件最高工作温度下进行的锁定试验。如果未规定分类，一般采用I类试验。注z高温时抗锁定的能力降低，在高温下工作的器件推荐使用H类试验.1. 3 等级按锁定试验中失效判据，失效等级分为EA级一失效判据符合表10B级一由生产商提供的特定失效判据。2 引用文件下列文件中的有关条款通过引用而成为本标准的条款。凡注目期或版次的引用文件，其后的任何修改单(不包括勘误的内容或修

3、订版本都不适用于本标准，但提倡使用本标准的各方探讨使用其最新版本的可能性。凡不注日期或版次的引用文件，其最新版本适用于本标准。GBfT 17574半导体器件集成电路第2部分g数字集成电路3 术语和定义3. 1 冷却时间ol-downtime 指连续的触发脉冲之间的时间，或切断电源电压至下个触发脉J中之间的时间(见图2、图3、图4和表2)。3.2 3.3 被测器件(DUT)device under test 被试验的器件。地GND被测器件的公共地或零电位。注1，接地引脚不进行锁定试验.注2，有时称接地引脚为VSSo1 SJ 20954 2006 3.4 3.5 3.6 3. 7 3.8 3.9

4、输入引脚inputpins 所有的地址、数据输入、基准(Vref)引脚及类似引脚。输入/输出(双向)引脚I/O(bi-directional)pins 工作时，可用作输入或输出或高阻态的器件引脚。电源电流(!supply)supply current DUT按表1偏置时，每个电源电压引脚(组中的总电源电流。电流试验(!-test)current test 负电流脉冲，进行的锁定试验。锁定latch-up由于过电应力触发，使寄生闸流管结构产生低阻通路状态。切断或中断触发条件后，低阻状态仍保持。注1，该过电应力可以是电压或电流浪涌，也可以是电流电压变化率过大，或任何能够引起寄生闸流管结构触发锁定的

5、异常条件.注2，如果通过低阻遏路的电流强度或/和持续时间得到充分的限制，锁定试验将不会损坏器件。逻辑高logic-high用于表示逻辑状态的两个逻辑电平范围中，较高正(较低负)电压电平。注1，对于数字器件，最高的逻辑高电平电压用于锁定试验.注2，对于非数字器件，器件规范中规定的能够加到该引脚最高的工作电压用于锁定试验.3. 10 3. 11 逻辑低logic-Iow用于表示逻辑状态的两个逻辑电平范围中，较高负(较低正)电压电平。注1，对于数字器件，最低的逻辑低电平电压用于锁定试验.注2，对于非数字器件，器件规范中规定的能够加到该引脚最低的工作电压用于锁定试验.最大电源电压民upply)maxi

6、murn supply voltage 器件规范中规定的最大工作电压。注该最大电压不是绝对最大电压，超过该绝对最大电压会造成器件永久的损坏.注2，最大是指电源电压的绝对值，可以是正，也可以是负.3.12 3.13 3.14 空脚noconnect pin 无内部连接，只作为外部的接线，不影响器件功能的引脚。注在进行锁定试验时，所有的空脚应悬空。标称电源电流(lsupply(lnom) ) nominal supply current 按第5章和表1规定的测试温度偏置D盯，对每个电源引脚(或组)剖直流电源电流进行测试。输出引脚outputpin 器件正常工作条件下，产生信号或电压完成正常功能的器

7、件引脚。2 SJ 20954 2006 注:凰然在测试其他类型的引脚时输出引脚保持悬空，但也要经过锁定测试.3.15 预置引脚preconditionedpin 控制向量加到D盯上后，使器件置于预定的状态或条件(输入、输出、高阻态等)的引脚。3. 16 动态器件试验testingof dynamic devices 在一种己知的稳态条件下，给器件提供最小时钟频率，进行锁定触发试验(见5.2.3规定的条件)。3. 17 测试条件testcondition 锁定试验时，0盯测试温度、电源电压、电流范围、电压范围、时钟频率、输入偏置电压以及预置矢量。3. 18 时序相关输入引脚timing-rela

8、tedinput pin J 为了使OUT正常工作所需要的类似于时钟晶体振荡器、电荷泵电路等的引脚。注g适用时，必要的时序信号由锁定试验设备、外部设各或外部组件提供。、/ 3.19 触发脉冲trggierpulse 在企图诱发锁定试验时，施加到任何引脚上的正负电流脉冲电流试验)或电压脉J中(过压试验)(见图2、图3、图4)。U一3.20 A唱脉冲持续时间triggerduration 触发源提供的脉冲宽度(见图2、图3、图4和表2) 飞争3.21 电源(民upply)引脚(或组)supply voltage pin (or pin group) D盯所有的供电引脚和外部的电源引脚(不包括接地引

9、脚)，包括正电源和负电源引脚。注1，通常，允许把等势电压源引脚作为一个Vsupply引脚或组并把它们连至同一个电源电压。注2，当形成Vsupply引脚(或组时，对于电源电流相差较多的Vsupply引脚不推荐将其合井，因为这样对于低电源引脚的电流变化很难检测。3.22 电源电压(Vsupply)过压试验supplyvoltage overvoltage test 在被测电源电压引脚触发过压脉冲的锁定试验。4 设备和材料4. 1 锁定试验设备能完成本标准规定操作的测试设备。对于要进行动态试验的器件，试验设备应能按5.2.3的要求提供时序信号和逻辑矢量，从而控制1/0引脚的输出状态。必要的时序信号和

10、逻辑矢量可以由试验设备自身提供，也可以由外部设备或组件提供。试验设备要注意采取静电保护措施，以避免造成电路损害。4.2 自动测试设备(ATE)能按器件规范要求进行器件全部功能和参数测试的设备。4.3 热源在锁定试验时，能加热并维持OUT工作在器件规范规定的最高工作温度下的设各。5 程序3 SJ 20954 2006 5. 1 锁定试验程序概述可以采用6个器件作为样品组，进行电流试验和Vsupply过压锁定试验。也可以使用一批新的样品用于每类锁定试验(电流锁定试验、Vsupply过压锁定试验)。所有用于锁定试验的器件必须通过器件规范规定的ATE测试。在锁定试验前，应检查器件在试验板上的正确连接以

11、避免错误的失效。锁定试验流程应按图l的规定。被测器件应服从表1、表2规定的测试条件。D盯的所有空引脚应保持悬空。D盯除了空引脚和时序相关引脚外的所有引脚都应进行锁定试验。输入、输出和可控的I10引脚应进行电流试验，Vsupply寻|脚应进行过压试验。I10引脚应在所有可能运行状态下或最坏情况(对于可控I10寻!脚来说一般是高阻态下进行锁定试验。动态器件的试验按5.2.3的规定。当器件复杂到对所有的I10引脚在最坏情况下不能全部试验时，应确定一组能够代表器件典型工作条件的矢量来偏置该器件。当I10引脚处在高阻态时不能试验，I10引脚应在有效逻辑态下试验。未测引脚和未规定状态的试验引脚应按5.2.

12、5的规定记录，并应告知用户。锁定试验后，所有器件按第6章规定的失效判据进行判定。5.2 详细的锁定试验程序5.2. 1 电流试验a) 器件应按表1、图1、图2、图3和表2的规定进行电流试验:b) 按图5偏置DUT。所有输入引脚，包括在输入态或高阻态下的双向I10引脚，这些不用于预置I10引脚，应并接在一起，按器件规范接最高的逻辑高电平。用于预置的输入引脚要在定义的状态下试验(用于预置器件的接逻辑高电平的引脚，只能在逻辑高状态下测试:用于预置器件的接逻辑低电平的引脚，只能在逻辑低状态下测试)。在试验温度下保持D盯稳定，此时测量电源引脚(或组)(见3.21)中的标称电源电流:c) 给被测引脚输入正

13、电流脉冲触发源(按表1，持续时间按表2的规定):d) 切断脉冲源后，便被测引脚恢复到施加脉冲前的状态，测量每个电源引脚(或组中的电流。如果任一电源电流变化超过1.3中规定的失效判据，那么就出现了锁定，必须切断DUT的电源。如果出现锁定，试验终止，该DUT未通过锁定试验。测试新的器件，返回a)继续试验:e) 如果没有出现锁定，在经过必要的冷却时间见表2)后，对所有引脚重复c)和d)试验。b)中描述的情况除外zf) 对所有输入引脚，包括处于输入态或高阻态双向I10引脚，这些不用于预置I10引脚不用试验，应并接在一起，按器件规范接最低的逻辑低电平，再重复c)e)进行试验:g) 按图6偏置DUT。所有

14、输入引脚，包括在输入态或高阻态下的双向o引脚，这些不用于预置I10引脚，应并在一起按器件规范接最高逻辑高电平，b)中描述的情况除外:h) 给被测引脚输入负电流触发脉冲源(按表1.持续时间按表2的规定); i) 切断脉冲源后，便被测引脚恢复到施加脉J中前的状态，测量每个电源引脚(或组)中的电流。如果任何一电源电流变化超过1.3中规定的失效判据，那么就出现了锁定，必须切断DUT的电源。如果出现锁定，试验终止，该D盯没有通过锁定试验。测试新的器件，返回a)继续试验:j) 如果没有出现锁定，在经过必要的冷却时间(见表2)后，对所有引脚重复h)和i)试验:k) 对所有输入引脚，包括在输入态或高阻态下的双

15、向o引脚，这些不用于预置I10引脚，应并在一起，按器件规范按最低逻辑低电平，再重复h)j) , b)中描述的情况除夕忡。注，a)用于正输入/输出电流锁定试验，g)k)用于负输入/输出电流锁定试验。5. 2. 2 电源电压过压试验对下面指明的每个Vsupply引脚(或组)都要进行Vsupply过压试验。为了能够在给定的测试条件下得到锁定效应的真实表象，置于逻辑高电平的输入引脚要置于按器件规范规定的逻辑高电平状态下(通4 SJ 20954-2006 常是大于Vsupply70%的电平)。如果输入引脚电平降低，而不在逻辑高电平范围内，器件就有可能由于Inom的改变而改变状态，导致测试数据不准。如果输

16、入引脚不在逻辑高范围内也出现了锁定失效，应判断这个失效是锁定失效或是由状态变化引起的失效。a) 器件应按表1、图1和图4、表2的规定进行Vsupply过压试验:b) 按图7偏置DUT。所有输入引脚，包括在输入态或高阻态下的双向1/0引脚，这些不用于预置o引脚，应并在一起，按器件规范接最高逻辑高电平。用于预置的输入引脚要在它们定义的状态下试验(用于预置器件的接逻辑高电平的引脚，只能在逻辑高状态下试验:用于预置器件的接逻辑低电平的引脚，只能在逻辑低状态下试验)。在试验温度下保持D盯稳定，此时测量电源引脚(或组)(见3.21)中的标称电源电流:c) 给被测引脚输入电压触发源(表2规定的表1中的持续时

17、间); d) 切断触发源后，使被测引脚恢复到施加触发源前的状态，测量每个电源引脚(或组)中的电流。如果任何一电源电流变化超过1.3中规定的失效判据，那么就出现锁定，必须切断DUT的电源。如果出现锁定，试验终止:该D盯没有通过锁定试验。测试新的器件，重复a)继续试验ge) 如果没有出现锁定，在经过必要的冷却时间(见表2)之后，对所有不用于预置输入引脚，包括在输入态或高阻态下的双向1/0引脚，应并在一起，按器件规范接最低的逻辑低电平，重复b)d)测试.b)中的情况除外:f) 重复c)e) .测试所有的Vsupply引脚(或组)。5.2.3 动态器件试验对有时钟和/或其它时序信号输入的正常条件下工作

18、的器件，可以按5.2.1和5.2.2进行静态的锁定试验。如果器件没有稳态Isupply(Inom)或出现锁定现象，就要在器件按5.2.1和5.2.2进行锁定试验时，对器件施加规范中规定的时钟和/或其它相关的时序信号和控制信号。除另有规定外，那些用于使器件保持稳态的时钟引脚和其它相关的时序信号的引脚，在保证稳定工作时，不需要进行锁定试验。生产商应按5.2.5的规定，保留该器件的测试记录。5.2.4 DUT的处理锁定试验具有潜在的破坏性。用于锁定试验的器件不应再作为合格品出售或再使用。5.2.5 记录保存对每个引脚失效都要记录，这些数据包括2测试条件(对于动态器件，包括时钟频率)、预置矢量、温度、

19、触发条件和锁定发生时的Isupplyo记录数据还应包括z不能完全按照5.2.3完成试验的引脚和工作状态，以及未能完成试验的理由。6 失效判据器件出现下列条件之一即可视为器件失效ga) 器件没有通过1.3的要求:b) 器件的功能、参数或归不再能达到器件规范要求。7 说明事项如与本标准要求不一致，应在采购文件中规定如下内容2a) 根据本标准的分类(1类或II类); b) 样品数，c) 触发试验条件:d) 锁定试验温度:e) 失效判据(如果不是1.3中规定的A级); 5 SJ 20954 2006 f) 脉冲/触发条件:g) 器件的预置矢量集。表1试验-r 未测试输试验温度分类试验类型触发极性入引脚

20、的凡响条件触发试验条件E失效判据(士2C)条件最大逻辑+ CI_+10日mA)正极高电平息或1.5L圈，取其(见图5)最小逻辑大者cI飞咀飞低电平凰电流试验最大逻辑按器件规范规100mA 负极高电平a室温定V.UPP沾，为最或0.5L徊，取类(见图6)最小逻辑大工作电压其大者d低电平最大逻辑V.uWl 见图7高电平a1. 5 V.upply maxb 过压试验最小逻辑1. 41_ 低电平a或最大逻辑1_+10时，取其大正极高电平a+ (L+100mA) 者或1.5L叩取其(见图5)最小逻辑大者c1. 低电平电流试验最大逻辑按器件规范规10由nAII 负极高电平最高工作温度定K酬，为最或-0.5

21、L明，取类(见图的最、逻辑大工作电压其大者d低电平最大逻辑 儿向见图7高电平a1. 5 V.uwh max 过压试验最小逻辑低电平注2当用于试验的触发条件和本表不同时，触发试验条件需在试验结果中给出。a最高、最低逻辑电平应按器件规范的规定.非数字器件时，按器件规范允许加该引脚的最大高电平电压、最小低电平电压。b电流为CI_+100mA)或1.5.的大者最大V.uP!lIJ的定义见3.11)。e电压控制在1.5倍的最大逻辑高电平。d电压控制在-0.5倍的最大逻辑高电平.e如果触发脉冲试验条件达到电压或电流的极限，锁定没有出现，则该引脚通过了锁定试验。失效判据见第6章。E用于脉冲电流计算的1_是与

22、给被测I/O引脚供电的几pplr引脚或组相关。6 来通过锁定试验失效a lsupp1y的变化超过1.3中规定的失效判据。锁定试验前用A四测试通过.DUT 电流试验电源电压过压试验通过锁定试验后用A四测试通过器件通过锁定试验失效失效图1锁定试验流程图未通过锁定试验未通过锁定试验SJ 20954 2006 7 -it , p飞, 2、, -. 最大电电压+ U_+l锄mA)威1.51_.取英文看ZE-E$23 -Aliz-222: , , , , , , , , , , 地J, SJ 20954 2006 ,. ., 电由自弓1.最高髦.商电平户也岛k t, 电嚣.Il神h 披测寻1111测量1阳

23、1-12 L回1,- 1, 测量1，即向前的s等待时间测量I呻pl，如果1，叩pl，变化超过1.3中规定的失效判据，则锁定出现，必须切断DUT的电源.等待时间要足够长，保证电源电压降低和I明稳定.最高逻辑高电平和最低逻辑低电平按器件规范规定.非数字器件时，按器件规范能允许加到该引脚的最大高电平14-15 16 1, 电压和最小低电平电压.正电流试验波形图EE-i 是大电雷电压z-3 2 图2118mAll-G51_.取其余章, , , , , , J , 句也,. 跟t 电霍寻1.撞测寻1.最低逻槐很电平守、龟 ，五去，且测量l_11-12 1，国1测量1，啊，1，前的等待时间14 1, 14

24、-IS 8 SJ 20954 2006 1, 测量lsupply比如果Isupply变化超过1.3中规定的失效判据，则锁定出现，必须去除DUT的电源。 等待时间要足够长，保证电源电压降低和Isupply稳定。最高逻辑高电平和最低逻辑低电平按器件规范规定.非数字器件时，按器件规范能允许加到该引脚的最大高电平电压和最小低电平电压。1.5最大Vsupply(可正可负)负四%10% I -_.- r e e- t, 最大电源电压 地t, 电源引脚测量咀(1-12 测量supply前的等待时间测量L叩，1，比如果Isupply变化超过1.3中规定的失效判据，则锁定出现，必须去除D盯的电源。.等待时间要足

25、够长，保证电源电压降低和upply稳定。图4过压试验波形图 t, 1, 1, 9 SJ 20954 26 表2电流试验和过压试验时序要求时间范围符号时间间隔参数最小值最大值 上升时间5 , 5m, 奇下降时间5s 5m, 触发脉冲持续时间t响曲 . 2 1, (宽度)，因过1中脉神电压的+5%rI 17 玲却时间二三r切M由 测量l，upply前的等待时3m, 5, tmru回E 间等待时间要足够长，保证电源电压降低和知响稳定.触发源+ 电源电压1电源电2 测试引脚. 对器件的所在输入引脚进行测试包括如下条件E的W)，接逻辑高电平一接逻辑低电平输出引脚aT源2压电旺嗣阳剧z电-4 aza-EE

26、-hu -JJ 1,t ur-.压电源H电 ,-电流源地-z .-.a. 电流1注2对动态器件按5.2.3的规定输入时序信号.a根据需要.D盯偏置应包括外部的V，upply.b DUT应预置，使所有的uo弓|脚按5.1置于有效状态.输出态的110引脚应开路.c 最大逻辑高电平、最小逻辑低电平应按器件规范规定.当是非数字器件时，按器件规范能允许加到该引脚的输入最大高电平电压、最小低电平电压，除非这些条件不适合器件设置条件要求。d 进行锁定试验时，除进行锁定试验的引脚外，其他输出引脚应开路.e 触发测试条件按图2和表I规定.正输入/输出电路10 SJ 20954 . 2006 电流源对器件的所有输

27、引脚进行测试(包括如下条件C的I10b):测量电源电流1电源电压1测试引脚电源电压Z.明. 争 输出引脚d电源电压1 令也 A .一., 2 测量电源电流2一接逻辑高电平一接逻辑低电平 令:电源电压2地. 触发源注:对动态器件按5.2.3的规定输入时序信号.a 根据需要.D盯偏置包括外部的Vsupply.b D盯应预置，使所有的IfO寻l脚按5.1置于有效状态，输出态的IfO引脚应开路.-. _.- -. ;电: . t J 1. ._.- c 最大逻辑高电平、最小逻辑低电平应按器件规范的规定.当是非数字器件时，按器件规范能允许加到该引脚的最大高电平电压、最小低电平电压，除非这些条件不适合器件

28、设置条件要求。d e 进行锁定试验时，除进行锁定试验的引脚外，其他输出引脚应开路.触发测试条件按图2和表1规定.对器件的所有输入引脚进行测试(包括如下星件e的UO勺，一接逻辑高电平一接逻辑低电平负输入/输出电流锁定试验等效电路测量电源电流Ie 电源电压1地电源电压2. 输出引脚d+ -电源电压1z .，、i A2 . 2 = . . J飞且. -._ _. . H .-. 注:对动态器件按5.2.3的规定输入时序信号。测量电源电流2电源电压211 SJ 20954 2006 12 a根据需要.D盯偏置包括外部的V咽Vb DUT应预制，使所有的uo引脚按5.1置于有效状态.输出态的uo引脚应开路

29、。c 最大逻辑高电平、最小逻辑I.电平应按器件规范规定.当是非数字器件时，按器件规范能允许加到该引脚的最大高电压、最小低电平电压，除非这些条件不适合器件设置条件要求。d 进行锁定试验时，除进行锁定试验的引脚外，其他输出引脚应开路.e 触发测试条件按图2和表1规定.图7过压锁定试验等效电路中华人民共和国电子行业军用标准集成电路锁定试验SJ 20954-2006 * 中国电子技术标准化研究所编制中回电子技术标准化研究所发行电话:(010) 84029065 传真:(010) 64007812 地址g北京市安定门东大街1号邮编:100007 网址:WWW.ceSl.aC.cn * 开本:880X1230阳印张z?字数:30千字2006年12月第一版2006年12月第一次印刷版权专有举报电话:(010) 64007804