SJ 20944-2005 嵌入式超短波跳频抗干扰模块.通用要求.pdf
《SJ 20944-2005 嵌入式超短波跳频抗干扰模块.通用要求.pdf》由会员分享,可在线阅读,更多相关《SJ 20944-2005 嵌入式超短波跳频抗干扰模块.通用要求.pdf(8页珍藏版)》请在麦多课文档分享上搜索。
1、SJ 中华人民共和国电子行业军用标准FL 5820 SJ 20944-2005 嵌入式超短波跳频抗干扰模块通用要求General requirements for built-in hop anti-jamming module of ultrashort waves 2006-01-18发布2006-06-01实施中华人民共和国信息产业部批准刚吕本标准由信息产业部电子第四研究所归口。本标准起草单位:中国电子科技集团公司第七研究所。本标准起草人:李志海、邵波、郑丽。SJ 20944-2005 SJ 20944-2005 嵌入式超短波跳频抗干扰模块通用要求1 范围本标准规定了嵌入式超短波跳频抗干
2、扰模块(以下简称跳频模块)硬件电路的基本配置和功能、软件功能函数的技术要求、对外接口和通信协议的基本定义和要求。本标准适用于超短波跳频电台中跳频抗干扰模块的研制与开发。能灵活处3. 1. 3 伪随机产生伪随机TOD Wl W2 4 要求4. 1 总要求跳频模块应具有可灵活配置并适合跳频控制使用的硬件资源、相应的基于RISC处理器的跳频控制软件框架。嵌入式跳频抗干扰模块的内部硬件见图l。SJ 20944-2005 电源管理电路存储电路伪随机码发生器信号接口电路图1跳频模块的内部硬件框图现场可编程门阵列4.2 内部硬件电路的基本配置跳频模块内部硬件电路的基本配置由以下几部分组成:a) RISC处理
3、器:b)现场可编程门阵列:c)伪随机码发生器:d)电源管理电路:的信号接口电路。4. 3 模块功能4.3.1 现场可编程门阵列主要子模块有:2 a)地址译码子模块:可产生阳SC处理器对硬件各个模块的地址译码以及读写控制信号。b)跳频时序子模块:RISC处理器首先确定跳颇模块当前是工作在发射、接收、搜索三种状态的哪一种,然后对跳频时序子模块输入的S信号以及其他信号进行组合,产生相应工作状态所需的PTT、Wl、W2,BLK等信号。c)位同步子模块:位同步子模块实现由主时钟信号得到的跳频接收时钟相位和接收数据实际相位的位同步,从而为正确接收数据提供同步条件。位同步子模块共有三种工作方式:捕捉、粗跟踪
4、和细跟踪。d)分频电路子模块:本模块通过RISC处理器的操作完成对外部锁相环电路的分频配置,从而产生跳频所需的主时钟以及其它模块电路所需的时钟信号。e)定时器电路子模块:本模块通过RISC处理器的预置产生相应跳速所需的时钟信号。跳频同步相关器子模块:跳频同步相关器将RISC处理器写入的相关码值和解调后的数据进行相关比较,产生跳沿校准信号,同时提取同步所携带的TOD信息,最终完成频率和跳沿的同步。相关器的输出门限由RISC处理器预置。g)跳数据收/发缓存子模块:SJ 20944-2005 在发射状态下将RISC处理器写入的并行数据用和跳速相关的时钟串行发送给调制单元;在接收状态下将解调单元送过来
5、的串行数据转化为并行数据供阳SC处理器读取。h)信源数据收/发缓存子模块:在发射状态下接收电台送过来的串行码流并将串行数据转化成并行数据供RISC处理器读取;在接收状态时将阳SC处理器写入的并行数据转化为串行数据送给电台。i)频率宇子模块:产生电台所需的频率字、频率字时钟:频率字的发送位置可通过RISC处理器调整以适应不同电台的需要。4. 3. 2 伪随机码发生器伪随机码发生器接收RISC处理器写入的初始参数,产生跳频图案所需的伪随机码。4. 3. 3 电源管理电路将电台提供的电源变换为4. 3.4 信号接口电路负责跳频模块和4. 4 跳频控制软件各部分在对2) b)发射2) 完成对输入参数:
- 1.请仔细阅读文档,确保文档完整性,对于不预览、不比对内容而直接下载带来的问题本站不予受理。
- 2.下载的文档,不会出现我们的网址水印。
- 3、该文档所得收入(下载+内容+预览)归上传者、原创作者;如果您是本文档原作者,请点此认领!既往收益都归您。
下载文档到电脑,查找使用更方便
5000 积分 0人已下载
下载 | 加入VIP,交流精品资源 |
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- SJ 20944 2005 嵌入式 超短波 抗干扰 模块 通用 要求
