【考研类试卷】计算机专业基础综合（计算机组成原理）模拟试卷6（无答案）.doc

《【考研类试卷】计算机专业基础综合（计算机组成原理）模拟试卷6（无答案）.doc》由会员分享，可在线阅读，更多相关《【考研类试卷】计算机专业基础综合（计算机组成原理）模拟试卷6（无答案）.doc（6页珍藏版）》请在麦多课文档分享上搜索。

1、计算机专业基础综合（计算机组成原理）模拟试卷 6及答案解析(总分：102.00，做题时间：90 分钟)一、单项选择题(总题数：39，分数：78.00)1.单项选择题 1-40小题。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。（分数：2.00）_2.关于控制器的主要功能，下面说法中最准确的是( )。（分数：2.00）A.产生时序信号B.从主存取出一条指令C.完成指令译码D.从主存取出一条指令、完成指令译码、产生时序信号、指挥各部件完成指令指定的操作3.CPU功能不包括( )。（分数：2.00）A.执行指令B.控制执行指令的顺序C.执行 DMA操作D.检测并响应中断4.存放当前正在执

2、行的指令并为译码部件提供信息的部件是( )。（分数：2.00）A.指令译码器B.程序计数器C.指令寄存器D.地址寄存器5.下面各存储器件中，用于存储微程序的是( )。（分数：2.00）A.主存B.CacheC.控制存储器D.辅存6.从一条指令的启动到下一条指令的启动的间隔时间称为( )。（分数：2.00）A.时钟周期B.机器周期C.工作周期D.指令周期7.设计微程序的人员是( )。（分数：2.00）A.硬件设计人员B.软件设计人员C.用户D.管理员8.在 CPU的状态寄存器中，若符号标志为“1”，表示运算结果是( )。（分数：2.00）A.正B.负C.零D.不一定9.下列说法中正确的是( )。

3、（分数：2.00）A.微程序控制方式和硬连线方式相比较，前者可以使指令的执行速度更快B.若采用微程序控制方式，则可用 PC 取代 PCC.控制存储器通常用 RAMD.机器周期也称为 CPU周期10.在计算机体系结构中，CPU 内部包括程序计数器 PC、存储器数据寄存器 MDR、指令寄存器 IR和存储器地址寄存器 MAR等。若 CPU要执行的指令为：MOV R 0 ，#100(即将数值 100传送到寄存器 R 0 中)，则CPU首先要完成的操作是( )。（分数：2.00）A.100R 0B.100MDRC.PCMARD.PCIR11.构成控制信号序列的最小单位是( )。（分数：2.00）A.微程

4、序B.微指令C.微命令D.机器指令12.通常情况下，微指令位数最长的编码方法是( )。（分数：2.00）A.直接表示法直接控制法B.字段直接编码表示法C.字段间接编码表示法D.混合表示法13.微程序控制器比硬布线控制器慢，原因是( )。（分数：2.00）A.增加了从外存读微指令的时间B.增加了从主存读微指令的时间C.增加了从 IR中读微指令的时间D.增加了从控制存储器读微指令的时间14.相对于硬布线控制器，微程序控制器的特点是( )。（分数：2.00）A.指令执行速度较快，修改指令的功能或扩展指令集难B.指令执行速度较快，修改指令的功能或扩展指令集容易C.指令执行速度较慢，修改指令的功能或扩展

5、指令集难D.指令执行速度较慢，修改指令的功能或扩展指令集容易15.微程序是在( )时被执行的。（分数：2.00）A.安装硬件B.安装软件C.执行指令D.故障诊断16.当微指令采用分段编码时，我们将互斥性微命令( )。（分数：2.00）A.放在同一段中B.用多级译码来区分C.放在不同段中D.任意存放17.异步传送方式常用于( )中，作为主要控制方式。（分数：2.00）A.微型机的 CPU内部控制B.硬连线控制器C.微程序控制器D.串行 IO 总线18.某计算机的指令系统中共有 101条不同的指令，采用微程序控制方式时，控制存储器中具有的微程序数目至少是( )。（分数：2.00）A.100B.10

6、2C.103D.10419.控制器同步控制方式是指( )。（分数：2.00）A.由统一时序信号控制的方式B.由握手信号控制的方式C.由中断控制的方式D.由程序查询控制的方式20.以下说法中，错误的是( )。（分数：2.00）A.指令执行过程中的第一步就是取指令操作B.为了进行取指令操作，控制器需要得到相应的指令C.取指令操作是控制器自动进行的D.在指令长度相同的情况下，所有取指令的操作都是相同的21.微指令中的微地址表示( )。（分数：2.00）A.微操作的对象B.存放微操作结果的地址C.微操作数地址D.后继微指令地址22.通常所说的 32位微处理器是指( )。（分数：2.00）A.地址总线的

7、宽度为 32位B.处理的数据长度只能为 32位C.CPU字长为 32位D.通用寄存器数目为 32个23.在微程序控制方式中，机器指令、微程序和微指令的关系是( )。（分数：2.00）A.每一条机器指令由一条微指令来解释执行B.每一条机器指令由一段(或一个)微程序来解释执行C.一段机器指令组成的工作程序可由一条微指令来解释执行D.一条微指令由若干条机器指令组成24.一个单周期处理器，各主要功能单元的操作时间为：指令存储器和数据存储器为 03 ns，ALU 为02 ns，寄存器文件为 01 ns，则该 CPU的时钟周期最少应该是( )。（分数：2.00）A.04 nsB.03 nsC.02 nsD

8、.1 ns25.微程序存放在( )。（分数：2.00）A.主存中B.堆栈中C.只读存储器中D.磁盘中26.下列关于并行微程序控制器的说法中，正确的是( )。（分数：2.00）A.现行微指令的执行与取下一条微指令的操作并行B.现行微指令的执行与取下一条微指令的操作串行C.两条或更多微指令的执行在时间上并行D.两条或更多微指令的取微指令操作在时间上并行27.下列说法中正确的是( )。（分数：2.00）A.取指周期一定等于机器周期B.指令字长等于机器字长的前提下，取指周期等于机器周期C.指令字长等于存储字长的前提下，取指周期等于机器周期D.取指周期与机器周期没有必然联系28.在微程序控制方式中，以下

9、说法中正确的是( )。 I采用微程序控制器的处理器称为微处理器 每一条机器指令由一个微程序来解释执行 在微指令的编码中，执行效率最低的是直接编码方式 水平型微指令能充分利用数据通路的并行结构（分数：2.00）A.I和 IIB.和C.I和D.、和29.下列几项中，流水线相关包括( )。 I结构相关 数据相关 指令相关 控制相关（分数：2.00）A.I，B.I，C.I，D.I，30.一个四级流水线的处理器，连续向此流水线输入 15条指令，则在第 15个时钟周期结束时，共执行完的指令条数为( )。（分数：2.00）A.10B.11C.12D.1531.在一个微指令周期中，( )。（分数：2.00）A

10、.只能执行一个微操作B.能顺序执行多个微操作C.只能执行多个互斥微操作D.能并行执行多个微操作32.已知一台时钟频率为 2 GHz的计算机的 CPI为 12。某程序 P在该计算机上的指令条数为 410 9 。若在该计算机上，程序 P从开始启动到执行结束所经历的时间是 4 s，则运行 P所用 CPU寸间占整个 CPU时间的百分比大约是( )。（分数：2.00）A.40B.60C.80D.10033.指令流水线中，不同的指令在指令流水的不同功能段中可以( )。（分数：2.00）A.顺序B.选择C.循环D.并行34.下列说法中，正确的是( )。（分数：2.00）A.水平型微指令的执行速度要慢于垂直型

11、微指令B.水平型微指令的长度要短于垂直型微指令C.水平型微指令的编码空间利用率高D.垂直型微指令中包含微操作码字段35.下列特征中，不属于有利于实现指令流水线的是( )。（分数：2.00）A.指令字等长B.LoadStore 指令风格C.寻址方式灵活多样D.指令格式规整统一36.下列关于动态流水线和超标量处理器的说法中，错误的是( )。（分数：2.00）A.超标量处理器中一定有多个不同的指令执行单元B.动态流水线执行指令的顺序不一定是输入指令的顺序C.超标量处理器不一定都采用动态流水线D.超标量技术是指采用更多流水段个数的流水线技术37.指令流水中不同功能段的执行时间最好( )。（分数：2.0

12、0）A.相等B.不等C.为零D.与指令周期一致38.下列说法中正确的是( )。（分数：2.00）A.指令流水线可以缩短一条指令的执行时间B.实现指令流水线并不需要增加额外的硬件C.指令流水线可以提高指令执行的吞吐率D.理想情况下，每个时钟内都有一条指令在指令流水线中完成39.以下有关流水线相关的叙述中，正确的是( )。（分数：2.00）A.所有数据相关都能通过转发得到解决B.可以通过调整指令顺序和插入 nop指令消除所有的数据相关C.五段流水线中 Load-Use数据相关不会引起一个时钟周期的阻塞D.一条分支指令与紧随其后的一条 ALU运算指令肯定会发生数据相关二、综合应用题(总题数：12，分

13、数：24.00)40.综合应用题 41-47小题。（分数：2.00）_41.下图所示的处理机逻辑框图中，有两条独立的总线和两个独立的存储器。已知指令存储器 IM最大容量为 16 384字(字长 18位)，数据存储器 DM最大容量是 65 536字(字长 16位)。各寄存器均有“打入”(Rin)和“送出”(Rout)控制命令，但图中未标出。 设处理机格式为： （分数：2.00）_42.如图所示，某计算机的内部数据通路如下： 完成如下要求： （分数：2.00）_43.下图为某计算机主机示意图，各部分之间的连线表示数据通路，数据传送方向如箭头所示。（分数：2.00）_44.某模型机的数据通路结构如下

14、图所示。 （分数：2.00）_45.某计算机有如下部件：ALU，移位器，主存 M，主存数据寄存器 MDR，主存地址寄存器 MAR，指令寄存器 IR，通用寄存器 R 0 一 R 1 ，暂存器 C和 D。 (1)请将各逻辑部件组成一个数据通路，并标明数据流向。 (2)画出“ADD R 1 ，(R 2 )+”指令的指令周期流程图，指令功能是(R 1 )+(R 2 )R 1 。 （分数：2.00）_46.下图是一个简化的 CPU与主存连接结构示意图(图中省略了所有多路选择器)。其中有一个累加寄存器AC、一个状态寄存器和其他四个寄存器(主存地址寄存器 MAR、主存数据寄存器 MDR、程序计数器 PC和指

15、令寄存器 IR)，各部件及其之间的连线表示数据通路，箭头表示信息传送方向。 （分数：2.00）_47.某指令流水线分为五级，分别完成取址(IF)、译码并取数(ID)、执行(Ex)、访存(MEM)、写结果(WR)。设完成各阶段操作的时间依次为：90 ns，60 ns，70 ns，100 ns，50 ns。试问：流水线的时钟周期应取何值?若第一条和第二条指令发生数据相关，第二条指令需推迟多少时间才能不发生错误?若相邻两条指令发生数据相关，而不推迟第二条指令的执行可采取什么措施?（分数：2.00）_48.如果在一个 CPU周期中要产生 3个脉冲 T 1 =200 ns，T 2 =400 ns，T 3

16、 =200 ns，试画出时序产生器逻辑图。（分数：2.00）_49.今有 4级流水线分别完成取值、指令译码并取数、运算、送结果四步操作，现假设完成各步操作的时间依次为 100 ns，100 ns，80 ns，50 nso 请回答下列问题：(1)流水线的操作周期应设计为多少?(2)若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么第二条指令要推迟多少时间进行?(3)如果在硬件设计上加以改进，至少需推迟多少时间?（分数：2.00）_50.现有一个三段的指令流水线，各段经过时间依次为t，2t，t。请画出该流水线连续处理三条不相关指令的时空图，并计算流水线的吞吐率、加速比和效率。（分数：2.00）_51.比较硬布线控制和微程序控制的异同。（分数：2.00）_