[计算机类试卷]软件水平考试（中级）软件设计师上午（基础知识）历年真题试卷汇编1及答案与解析.doc

《[计算机类试卷]软件水平考试（中级）软件设计师上午（基础知识）历年真题试卷汇编1及答案与解析.doc》由会员分享，可在线阅读，更多相关《[计算机类试卷]软件水平考试（中级）软件设计师上午（基础知识）历年真题试卷汇编1及答案与解析.doc（21页珍藏版）》请在麦多课文档分享上搜索。

1、软件水平考试（中级）软件设计师上午（基础知识）历年真题试卷汇编 1及答案与解析 1 指令寄存器的位数取决于 (2). （ A）存储器的容量 （ B）指令字长 （ C）数据总线的宽度 （ D）地址总线的宽度 2 原码表示法和补码表示法是计算机中用于表示数据的两种编码方法，在计算机系统中常采用补码来表示和运算数据，原因是采用补码可以 (4)。 （ A）保证运算过程与手工运算方法保持一致 （ B）简化计算机运算部件的设计 （ C）提高数据的运算速度 （ D）提高数据的运算精度 3 计算机中的浮点数由三部分组 成：符号位 S，指数部分 E(称为阶码 )和尾数部分M。在总长度固定的情况下，增加 E的位数

2、或减少 M的位数可以 (5)。 （ A）扩大可表示的数的范围同时降低精度 （ B）扩大可表示的数的范围同时提高精度 （ C）减小可表示的数的范围同时降低精度 （ D）减小可表示的数的范围同时提高精度 4 若某计算机采用 8位整数补码表示数据，则运算 (2)将产生溢出。 （ A） 127+1 （ B）一 127 1 （ C） 127+l （ D） 127 1 5 编写汇编语言程序时，下列寄存器中程序员可访问的是 (5)。 （ A）程序计 数器 (PC) （ B）指令寄存器 (OR) （ C）存储器数据寄存器 (MDR) （ D）存储器地址寄存器 (MAR) 6 为实现程序指令的顺序执行， CPU

3、(1)中的值将自动加 1。 （ A）指令寄存器 (OR) （ B）程序计数器 (PC) （ C）地址寄存器 (AR) （ D）指令译码器 (ID) 7 与 等价的逻辑表达式是 (4)。 ( 表示逻辑异或， +表示逻辑加 ) （ A） （ B） （ C） （ D） 8 若某整数的 16位补码为 FFFFH(H表示十六进制 )，则该数的十进制值为 (20)。 （ A） 0 （ B）一 1 （ C） 216一 1 （ D）一 216+1 9 常用的虚拟存储器由 (1)两级存储器组成。 （ A）主存一辅存 （ B）主存一网盘 （ C） Cache一主存 （ D） Cache一硬盘 9 地址编号从 80

4、000H到 BFFFFH且按字节编址的内存容量为 (5)KB，若用16K4bit的存储器芯片构成该内存，共需 (6)片。 10 (5) （ A） 128 （ B） 256 （ C） 512 （ D） 1024 11 (6) （ A） 8 （ B） 16 （ C） 32 （ D） 64 12 若计算机 存储数据采用的是双符号位 (00表示正号、 11表示负号 )，两个符号相同的数相加时，如果运算结果的两个符号位经 (3)运算得 1，则可断定这两个数相加的结果产生了溢出。 （ A）逻辑与 （ B）逻辑或 （ C）逻辑同或 （ D）逻辑异或 13 在程序执行过程中， Cache与主存的地址映像由 (

5、1)。 （ A）硬件自动完成 （ B）程序员调度 （ C）操作系统管理 （ D）程序员与操作系统协同完成 14 (4)不属于按寻址方式划分的一类存储器。 （ A）随机存储器 （ B）顺序存储器 （ C）相联存储器 （ D）直接存储器 15 位于 CPU与主存之间的高速缓冲存储器 Cache用于存放部分主存数据的拷贝，主存地址与 Cache地址之间的转换工作由 (1)完成。 （ A）硬件 （ B）软件 （ C）用户 （ D）程序员 16 内存单元按字节编址，地址 0000AOOOH 0000BFFFH共有 (2)个存储单元。 （ A） 8192K （ B） 1024K （ C） 13K （ D）

6、 8K 17 相联存储器按 (3)访问。 （ A）地址 （ B）先入后出的方式 （ C）内容 （ D）先入先出的方式 18 在程序的执行过 程中， Cache与主存的地址映像由 (3)。 （ A）专门的硬件自动完成 （ B）程序员进行调度 （ C）操作系统进行管理 （ D）程序员和操作系统共同协调完成 19 设用 2K4位的存储器芯片组成 16K8位的存储器 (地址单元为 0000H一3FFFH，每个芯片的地址空间连续 )，则地址单元 0BIFH所在芯片的最小地址编号为 (4)。 （ A） 0000H （ B） 0800H （ C） 2000H （ D） 2800H 20 中断向量可提供 (2

7、)。 （ A） I O设备的端口地址 （ B）所传送数据的起始地址 （ C）中断服务程序的入口地址 （ D）主程序的断电地址 21 为了便于实现多级中断嵌套，使用 (3)来保护断电和现场最有效。 （ A） ROM （ B）中断向量表 （ C）通用寄存器 （ D）堆栈 22 在 CPU中， (1)不仅要保证指令的正确执行，还要能够处理异常事件。 （ A）运算器 （ B）控制器 （ C）寄存器组 （ D）内部总线 23 DMA工作方式下，在 (4)之间建立了直接的数据通路。 （ A） CPU与外设 （ B） CPU与主存 （ C）主存与外设 （ D）外设与外设 24 在 I O设 备与主机问进行数

8、据传输时， CPU只需在开始和结束时作少量处理，而无须干预数据传送过程的是 (5)方式。 （ A）中断 （ B）程序查询 （ C）无条件传送 （ D）直接存储器存取 25 在输入输出控制方法中，采用 (1)可以使得设备与主存间的数据块传送无需 CPU干预。 （ A）程序控制输入输出 （ B）中断 （ C） DMA （ D）总线控制 26 以下关于计算机系统中断概念的叙述中，正确的是 (3)。 （ A）由 I O设备提出的中断请求和电源掉电都是可屏蔽中断 （ B）由 I O设备提出的中断请求和电源掉电 都是不可屏蔽中断 （ C）由 I O设备提出的中断请求是可屏蔽中断，电源掉电是不可屏蔽中断 （

9、 D）由 I O设备提出的中断请求是不可屏蔽中断，电源掉电是可屏蔽中断 27 (6)不属于系统总线。 （ A） ISA （ B） EISA （ C） SCSI （ D） PCI 28 总线复用方式可以 (4)。 （ A）提高总线的传输宽度 （ B）增加总线的功能 （ C）减少总线中信号线的数量 （ D）提高 CPU利用率 29 在计算机系统中采用总线结构，便于实现系统的积木化构造，同时可以 (3)。 （ A）提高数据传输 速度 （ B）提高数据传输量 （ C）减少信息传输线的数量 （ D）减少指令系统的复杂性 30 若内存容量为 4GB，字长为 32，则 (3)。 （ A）地址总线和数据总线的

10、宽度都为 32 （ B）地址总线的宽度为 30，数据总线的宽度为 32 （ C）地址总线的宽度为 30，数据总线的宽度为 8 （ D）地址总线的宽度为 32，数据总线的宽度为 8 31 关于 64位和 32位微处理器，不能以 2倍关系描述的是 (6)。 （ A）通用寄存器的位数 （ B）数据总线的宽度 （ C）运算速度 （ D）能同时进行运算的位数 32 循环冗余校验码 (CRC)利用生成多项式进行编码。设数据位为 k位，校验位为 r位，则 CRC码 r的格式为 (2)。 （ A） k个数据位之后跟 r个校验位 （ B） r个校验位之后跟 k个数据位 （ C） r个校验位随机加入 k个数据位中

11、 （ D） r个校验位等问隔地加入 k个数据位中 33 以下关于数的定点表示和浮点表示的叙述中，不正确的是 (3)。 （ A）定点表示法表示的数 (称为定点数 )常分为定点整数和定点小数两种 （ B）定点表示法中，小数点需要占用一个存储位 （ C）浮点表示法用阶码和尾数来表示数，称为浮点数 （ D）在总位数相同的情况下，浮点表示法可以表示更大的数 34 若某条无条件转移汇编指令采用直接寻址，则该指令的功能是将指令中的地址码送入 (1)。 （ A） PC(程序计数器 ) （ B） AR(地址寄存器 ) （ C） AC(累加器 ) （ D） ALU(逻辑运算单元 ) 35 在 CPU的寄存器中 ,

12、(5)对用户是完全透明的。 （ A）程序计数器 （ B）指令寄存器 （ C）状态寄存器 （ D）通用寄存器 36 CPU中译码器的主要作用是进行 (6)。 （ A）地址译码 （ B）指令译码 （ C）数据译码 （ D）选 择多路数据至 ALU 37 在 CPU中用于跟踪指令地址的寄存器是 (1)。 （ A）地址寄存器 (MAR) （ B）数据寄存器 (MDR) （ C）程序计数器 (PC) （ D）指令寄存器 (IR) 软件水平考试（中级）软件设计师上午（基础知识）历年真题试卷汇编 1答案与解析 1 【正确答案】 B 【试题解析】 当 CPU执行一条指令时，先把它从内存储器读取到缓冲寄存器中，

13、再送入指令寄存器 IR暂存， IR是用来存放要执行的指令的，所以很明显跟指令的长度有关。 【知识模块】 计算帆组威与结构 2 【正 确答案】 B 【试题解析】 使用补码，可以将符号位和其他位统一处理，同时，减法也可以按照加法来处理。另外，两个用补码表示的数相加时，如果最高位有进位，则进位会被舍弃。可见，采用补码可以简化运算及其电路。 【知识模块】 计算帆组威与结构 3 【正确答案】 A 【试题解析】 浮点数能表示的数值范围主要由阶码决定，所表示数值的精度由尾数决定。可见在总长度固定的情况下，增加阶码的位数、减少尾数的位数可以扩大数值的范围同时降低精度。 【知识模块】 计算帆组威与结构 4 【正

14、确答案】 C 【试题解析】 8位整数补码的表示范围为一 128 +127。 一 128补 =10000000，127补 =01111111。对于选项 C中，很明显 127+1=128超过了 8位整数的表示范围。我们也可以通过计算来证明： 两个正数相加的结果是一128，产生错误的原因就是溢出。 【知识模块】 计算帆组威与结构 5 【正确答案】 A 【试题解析】 为了保证程序能够连续地执行下去， CPU必须具有某些手段来确定一条指令的地址。程序计数器 PC的作用就是控制下一指令的位置，包括控制跳转。 【知识模块 】 计算帆组威与结构 6 【正确答案】 B 【试题解析】 为了保证程序指令能够连续地执

15、行下去， CPU必须具有某些手段来确定下一条指令的地址。而程序计数器正起到这种作用，所以通常又称为指令计数器。在程序开始执行前，必须将它的起始地址，即程序的一条指令所在的内存单元地址送入 PC，因此程序设计数器 PC的内容即是从内存提取的第一条指令的地址。当执行指令时， CPU将自动修改 PC的内容，即每执行一条指令 PC增加一个量，这个量等于指令所含的字节数，以便使其保持的总是将要执行的下一条指令的地址。由于大多数指令都是 按顺序来执行的，所以修改的过程通常只是简单的对 PC加 1。 【知识模块】 计算帆组威与结构 7 【正确答案】 B 【试题解析】 用真值表验证如下：从上表可知， 与 等价

16、。 【知识模块】 计算帆组威与结构 8 【正确答案】 B 【试题解析】 根据补码定义，数值 x的补码记作 X补 ，如果机器字长为 n，则最高位为符号位， 0表示正号， 1表示负号，正数的补码与其原码和反码相同，负数的补码则等于其反码的末尾加 1。如果己知 X的补码为 FFFFH，对应的二进制数为 1111111111111111，则 X的反码为 1111111111111110， X的原码为1000000000000001，对应的十进制数为一 1。 【知识模块】 计算帆组威与结构 9 【正确答案】 A 【试题解析】 虚拟存储器是为了给用户提供更大的随机存取空间而采用的一种存储技术。它将内存与外

17、存结合使用，好像有一个容量极大的内存储器，工作速度接近于主存，每位成本又与辅存相近，在整机形成多层次存储系统。所以虚拟存储器有主存和辅存两级存储器组成。 【知识模块】 计算帆组威与结构 【知识模块】 计算帆组威与结构 10 【正确答案】 B 【知识模块】 计算帆组威与结构 11 【正确答案】 C 【试题解析】 从 80000H到 BFFFFH有 BFFFFH一 80000H+1个地址单元，即40000H个地址单元。若按字节编址，有 218个字节，即 256KB。若用 16K4bit的存储芯片，需要 (256K24bit) (16K4bit)=32片芯片。 【知识模块】 计算帆组威与结构 12

18、【正确答案】 D 【试题解析】 本题考查逻辑运算，两个相同符号位经过异或可以得到 1，说明符号位不同，发生 了变化，因此可以判断这两个数相加的结果产生了溢出。 【知识模块】 计算帆组威与结构 13 【正确答案】 A 【试题解析】 CPU对存储器的访问，通常是一次读写一个字单元。当 CPU访问Cache不命中时，需将存储在主存中的字单元连同其后若干个字一同调入 Cache中。由于 CPU首先访问的是 Cache，并不是主存。为此，需要一种机制将 CPU的访主存地址转换成访 Cache地址。而主存地址与 Cache地址之间的转换是与主存块与 Cache块之间的映射关系紧密联系的。 【知识模块】 计

19、算帆组威与结构 14 【正确答案】 C 【试题解析】 相联存储器是按内容访问的一种存储器，是按访问方式划分的。存储器按访问方式可分为按地址访问的存储器和按内容访问的存储器。 【知识模块】 计算帆组威与结构 15 【正确答案】 A 【试题解析】 CPU对存储器的访问，通常是一次读写一个字单元。当 CPU访问Cache不命中时，需将存储在主存中的字单元连同其后若干个字一同调入 Cache中。由于 CPU首先访问的是 Cache，并不是主存。为此，需要一种机制将 CPU的访主存地址转换成访 Cache地址。而主存 地址与 Cache地址之间的转换是与主存块与 Cache块之间的映射关系紧密联系的。

20、【知识模块】 计算帆组威与结构 16 【正确答案】 D 【试题解析】 存储单元的个数 0000BFFFH一0000A000H+1=00001FFFH+1=00002000H13=2=8K。 【知识模块】 计算帆组威与结构 17 【正确答案】 C 【试题解析】 相联存储器是一种按内容访问的存储器。其工作原理是把数据或数据的某一部分作为关键字，将该关键字与存储器中的每一个单元进行比较，找出存储器中所有与关 键字相同的数据字。 【知识模块】 计算帆组威与结构 18 【正确答案】 A 【试题解析】 主存的容量比 Cache大很多， Cache保存的信息知识主存信息的一个子集，且 Cache的信息来自主

21、存，它们之间的信息交换是以块为单位进行的。主存的块按照某种算法复制到 Cache中，从而建立了主存地址和 Cache地址的对应关系，这就是 “地址映射 ”的含义。而当 CPU访问内存时，用的是访问主存的地址，由该地址变为访问 Cache的地址称为 “地址变换 ”。变换过程采用硬件实现，达到快速访问的目的，对软件人员则具有透 明性。 【知识模块】 计算帆组威与结构 19 【正确答案】 B 【试题解析】 一个 2K4位的存储器芯片的容量为 1KB，要组成 16Kx8位的存储器 (容量为 16KB)，需要 16块 2Kx4位的存储器芯片，地址单元为 0000H03FFH、 0400H 07FFH、

22、0800H 0BFFH、 C00H 0FFFH、 1000H13FFH， 因此地址单元 0BIFH所在芯片的最小地址编号为 0800H。 【知识模块】 计算帆组威与结构 20 【正确答案】 C 【试题解析】 计算机发生中断时各 个寄存器和程序计数器所指向的内容，或者其中所存的内容在发生中断时，可以将这些向量暂时的存储在另一个地方，而当执行完别的程序时，可以从暂存的地方将中断向量取出放入原来的位置，从而可以执行原来中断的程序，即中断向量可描述中断服务程序的入口地址。 【知识模块】 计算帆组威与结构 21 【正确答案】 D 【试题解析】 多重中断时，每次中断出现的断点都必须保存起来。中断系统对断点

23、的保存都是在中断周期内由中断隐指令实现的，对用户是透明的。断点可以保存在堆栈中，由于堆栈先进后出的特点，依次将程序的断点压入 堆栈中。出栈时，按相反顺序便可准确返回到程序间断处。 【知识模块】 计算帆组威与结构 22 【正确答案】 B 【试题解析】 控制器负责完成协调和指挥整个计算机系统的操作，是发布命令的决策机构。运算器是数据加工部件，负责执行算术运算和逻辑运算。寄存器一般用来保存程序的中间结果，为随后的指令快速提供操作数，从而避免把中间结果存入内存，再读取内存的操作。内部总线将处理器内部的所有结构单元相连。 【知识模块】 计算帆组威与结构 23 【正确答案】 C 【试题解析】 在 DMA模

24、式下， CPU只须向 DMA控制器下达指令，让 DMA控制器来处理数据的传送，数据传送完毕再把信息反馈给 CPU，这样就很大程度上减轻了 CPU资源占有率。 DMA请求仅仅使 CPU暂停一下，不需要对断点和现场的处理，并且是由： DMA控制外设与主存之间的数据传送，无需 CPU的干预，因此 DMA工作方式下，在主存与外设之间建立了直接的数据通路。 【知识模块】 计算帆组威与结构 24 【正确答案】 D 【试题解析】 CPU与外设之间交换数据的方式有直接程序控制方法、中断方法、直接存储器存取方法和通道控制方法。直接程序控 制方法分为：无条件传送和程序查询。在无条件传送情况下，外设总是准备好的，外

25、设可无条件地随时接收 CPU输出的数据，也可无条件地随时向 CPU输入数据。在程序查询方式下，则需要 CPU执行程序查询外设的状态，判断外设是否准备好了。中断方式下，数据传送的基本过程是：当 I O系统与外设交换数据时， CPU无须等待，也不必查询 I O的状态，可以去处理其他任务。当 I O系统完成了数据传输后则向CPU发送中断信号，然后 CP 【知识模块】 计算帆组威与结构 25 【正确答案】 C 【试题解析】 DMA(DirecetMemoryAccess)技术通过硬件控制将数据块在内存和输入输出设备间直接传送，不需要 CPU的任何干涉，只需 CPU在过程开始启动与过程结束时的处理，实际

26、操作由 DMA硬件直接执行完成， CPU在传送过程中可做别的事情。 【知识模块】 计算帆组威与结构 26 【正确答案】 C 【试题解析】 按照是否可以被屏蔽，可将中断分为两大类：不可屏蔽中断 (又叫非屏蔽中断 )和可屏蔽中断。不可屏蔽中断源一旦提出请求， CPU必须无条件响应，而对可屏蔽中断源的请求， CPU可以响应，也可以不响应。典型的非屏蔽中断 源的例子是电源掉电，一旦出现，必须立即无条件地响应，否则进行其他任何工作都是没有意义的。典型的可屏蔽中断源的例子是打印机中断， CPU对打印机中断请求的响应可以快一些，也可以慢一些，因为让打印机等待是完全可以的。 【知识模块】 计算帆组威与结构 2

27、7 【正确答案】 C 【试题解析】 系统总线又称内总线，其速度对系统性能有极大的影响。常见的系统总线有 ISA总线、 EISA总线、 PCI总线。 SCSI总线是并行外总线，广泛用于连接软硬磁盘、光盘和扫描仪等。 【知识模块】 计算帆组威与结构 28 【正确答案】 C 【试题解析】 总线复用，指的是数据和地址在同一个总线上传输的方式。由于CPU引脚数量有限，使得一些引脚起多个作用。采用总线复用方式，可以减少总线中信号线的数量。 【知识模块】 计算帆组威与结构 29 【正确答案】 C 【试题解析】 总线是一组连接各个部件的公共通信线，各个部件之间的通信关系变成面向总线的单一关系。采用总线减少了信

28、息传输线的数量，工艺简单，线路可靠，更大的好处是系统扩充容易，维修简单，便于实现硬件系统的积木化，增加系统的灵活性。 【知识模块】 计算帆组威与结构 30 【正确答案】 A 【试题解析】 在同一时间处理二进制数的位数叫字长。 32位 CPU就是在同一时间内可处理字长为 32位的二进制数据。地址总线的宽度决定了内存容量，如果地址总线宽度为 32，则存储容量为 232=4GB。 【知识模块】 计算帆组威与结构 31 【正确答案】 C 【试题解析】 计算机系统的运算速度受多种因素的影响， 64位微处理器可同时对 64位数据进行运算，但不能说其速度是 32位微处理器的 2倍。 【知识模块】 计算帆组威

29、与结构 32 【正确答案】 A 【试题解析】 循环冗余校验码利用生成多项式为 k个数据位产生 r个校验位来进行编码，其编码长度为 k+r。编码的格式为：【知识模块】 计算帆组威与结构 33 【正确答案】 B 【试题解析】 定点数是小数点位置固定不变的数。定点数分定点整数和定点小数，前者约定小数点在最低有效值位之后，后者约定小数点在最高有效值位之前。可见，在定点表示法中，小数点不需要占用存储位。 【知识模块】 计算帆组威与结构 34 【正确答案】 A 【试题解析】 由于是采用直接寻址，指令所要的操作数存放在 内存中，在指令中直接给出该操作数的有效地划 ZEA，即内存地址，该地址与指令的操作码一起

30、存放在内存的代码段，但操作数一般存放在数据段中，所以必须先求出操作数的物理地址，然后才能在数据段中取得操作数。如操作数在数据段中，则物理地址=16(DS)+EA。 【知识模块】 计算帆组威与结构 35 【正确答案】 B 【试题解析】 作为高速存储单元，微处理器内部有多种寄存器，用于暂时存放程序执行过程中的代码和指令。有些寄存器对应用人员来说是不可见的，不能直接控制。例如，保存指令代码的指令寄存器。所以它们 被称为透明寄存器。这里的“透明 ”(Transparency)是计算机学科中常用的一个专业术语，表示实际存在，但从某个角度看好像没有。 【知识模块】 计算帆组威与结构 36 【正确答案】 B

31、 【试题解析】 译码器是控制器中的主要部件之一。计算机能且只能执行 “指令 ”。指令由操作码和操作数组成。操作码表示要执行的操作性质，即执行什么操作，或做什么；操作数是操作码执行时的操作对象，即对什么数进行操作。计算机执行一条指定的指令时，必须首先分析这条指令的操作码是什么，以决定操作的性质和方法，然后才能控制 计算机其他各部件协同完成指令表达的功能。这个分析工作由译码器来完成。 【知识模块】 计算帆组威与结构 37 【正确答案】 C 【试题解析】 程序计数器是用于存放下一条指令所在单元的地址的地方，执行指令时， CPU将自动修改程序计数器的内容，因此，在 CPU中用于跟踪指令地址的寄存器就是程序计数器。地址寄存器保存当前 CPU所访问的内存单元的地址；当CPU要执行一条指令时，先把它从内存取到数据缓冲寄存器中，再送入指令寄存器 IR暂存，指令译码器根据 IR的内容产生各种微操作命令，控制其他的组成部件工作， 完成所需的功能。 【知识模块】 计算帆组威与结构