SJ 50597 55-2002 半导体集成电路JSC320C25型数字信号处理器详细规范.pdf
《SJ 50597 55-2002 半导体集成电路JSC320C25型数字信号处理器详细规范.pdf》由会员分享,可在线阅读,更多相关《SJ 50597 55-2002 半导体集成电路JSC320C25型数字信号处理器详细规范.pdf(21页珍藏版)》请在麦多课文档分享上搜索。
1、SJ 50597/55 2002 共和FL 5962 b理E口可信子JSC320C25型2002-05-01实施Semiconductor integrated circuits Detail specification for JSC320C25 digital signal processor 生1 2002-01-31发布批准息产业部中华人民共和国目、户,-、1 范围.川.11.1 主题内容.1 1.2 适用范围.川.1 1.3 分类. 1 2 引用文件. . . 3 3 要求. .3 3.1 详细要求. . .3 3.2 设计、结构和外形尺寸.3 3.3 引线材料和涂覆.,. 8 3.
2、4 电特性.B3.5 时序图.93.6 电试验要求.;.9 3.7 标志. 11 4 质量保证规定. 11 4.1 抽样和检验. 11 4.2 筛选.11 4.3 鉴定检验. . . 13 4.4 质量一致性检验. 13 4.5 检验方法. 17 5 交货准备17 5.1 包装要求. 17 6 说明事项.176.1 订货资料.17 6.2 缩写词、符号和定义.17 6.3 替代性.176.4 操作. 17 中华人民共和国电子行业军用标准成电路JSC320C25型数字信理器详细范SJ 50597/55-2002 Semlconductor Integrated c1rcnits DetaU sp
3、ecification for JSC320C2S digita1 slgna1 proc四sor范围1. 1 主题内容本规范规定了半导体集成电路JSC320C25型数字信号处理器(以下简称器件的详细要求.1. 2 适用范围本规范适用于器件的研制、生产采购.1. 3 分类本规范给出的器件按器件型号、器件等级、封装形式分类.1. 3. 1 器件编号器件编号应按GJB597A-96 (半导体集成电路总规范3.6.2的规定.1. 3. 1. 1 器件型号器件型号如下z嚣1. 3. 1. 2 器件等级件型号嚣JSC320C25 器件等级为GJB597A第3.4条规定的B级和81级.1. 3. 1. 3
4、 封装形式封装形式如下z类G 1. 3. 2 绝对最大额定值绝对患大额定值如下z型电源电压,Voo=-0.3-7V 输入电压,V1= -0.3-7 V 输出电压:Vo = -0.3-7 V 功将,Po运1500mW 中华人民共和2002-01-31发布件名数字信号处理器外形代号PGA68 称2002-05-01实施SJ 50597/55-2002 贮存温度:T1t8二65-1500C引线耐焊接温度(10s),几三二3000C热阻(结一外壳)Rh(J-C)吨。C/W纺沮,1三主1500C1. 3. 3 推荐工作条件推荐工作条件如下z电源电压,Voo=4.5V-5.5V. Vss=OV 工作环境温
5、度,TA = -55 oC-125 oC 输入电容,C,运15pF 输出电容:C。三三15pF 内部时钟g在X,和X2/CLKIN之间连接一晶体可启动内部振荡器(见图1).品振时钟频率/,=6.7-40.96 MHz.串行口频率!x,=O-5120MHz (串行口参数在段小为1.25MHz下测试,为全静态.!x,=0 Hz时仍能工作0)电容C,=10pF.C2=10pF. ,.-x. X,/CLKIN, 斗日C,工图1内部时钟外部时钟:一个外部频率源可用来将频率直按输入给X,/CLKIN.而x,不被连接(见图2).时钟周期IC(C)(CLKOUTI/CLKOUT2) = 97.7-597 ns
6、.时钟周期IC(CI)(CLKIN) = 24.4-150 nso +5V CLKI 47pF 2 2 40.96MHz 口47kQ 47pF 外部时钟20pF I u F 1.811 、, SJ 50597/55-2002 引用文件2 GB 343 1.2-86 半导体集成电路文字符号引出端功能符号GB 3834-82 半导体集成电路CMOS电路测试方法的基本原理GB厅4728.12一1996电气图用图形符号二进制逻辑单元GJB 548A-96 微电子器件试验方法和程序GJB 597A-96 半导体集成电路总规范SJ厅10734-96半导体集成电路文字符号电参数文字符号要求3 G GGG G
7、GG L则川剧NMM们四川U剧3. 1 详细要求各项要求应按GJB597A和本规范的规定.3.2 设计、结构和外形尺寸设计、结构和外形尺寸应按GJB597A和本规范的规定.3.2.1 引出姥排列和功引出端排列应符合图3的规定.功能框图见图4.A 3 1 1 10 9 8 7 仰视图6 5 4 3 2 SJ 50591/55-2002 标志俯视图图2引出端排列团引出端功能符号引出端引出端功能符号功能符号序号/座标序号/座标I/A6 微处理器/微机方案MPJMC 17.尼20 , 并行数字总线21B6 0 181F1 00 3/A5 0 191F2 同步输入SYNC 41B5 0 20/01 卧I
8、T,5/A4 0 21/G2 外部用户中断输入INT, 并行数字总线61B4 0 2万HI卧IT,7/A3 0 23耳边电源VDD 81B3 0, 24111 串行数据接收输入OR 9/A2 O. 25/12 接收输入帧同步脉冲FSR IOIBI 地Vss 261K 1 并行地址总线Ao 1I1B2 0 , 4 271L2 地Vss I2ICI O. 28反2A, I3/C2 并行数字总线0 , 291L3 A, 14/01 O. 30足315/1)2 0 , 31几416尼l0 , 3万K4一4 L SJ 50597/55-2002 号|出揣功能符号引出端功能符号引出端功能符号序号IJI!i
9、.标序号/座标+33几5并行地址总线A. I/GlO 晶振引脚1、34反5A, 5万F11晶振或时钟输入X,ICLKlN 35血电源Voo 531F 10 传送输入I输出帧同步脉冲FSX 361K6 A. 4尼11串行数据传送输出DX 37尼7A. 5尼10保持响应信号HOLDA 381K7 AIO 6/O11 外部标志输出XF 39几EAI1 57/010 次时钟输出信号CLKOUT, 并行地址总线401K8 A 8/C11 主时钟输出信号CLKOUT1 411L9 A 9/C10 微状态完成信号MSC 42/K9 A 601B 11 中断响应信号lACK 43几10A -t 61/A lO
10、 电源Voo 441K11 地V 62IB 10 电源Voo 451K1O 数据选择信号DS 63/A9 传送时钟输入CLKX 46/Jl l 输入输出选择信号IS 641B9 接收时钟输入CLKR 47/Jl0 程序选择信号PS 6/A8 复位输入RS 481H 11 读写信号RIW 661B8 数据准岳输入READY 49IHI0 选通信号STRB 67/A7 保持输入HOLD O/Gl1 总线申请信号BR 681B7 分支控制输入BIO 256宁2881页敢提单纯(16位量嚣/fiT宇fi!l! RAM 1 RAM 叫4k宁ROM16位,展拮据11+ 多址理器lt口32 f按ALU/AC
11、C指令将存粮中断寄1+器:t.n撞u|卡|忡雄u=3 控制器定时器井行地f且钱16位|卡时钟世生根辑f.l曙存嚣回4功能框图5 SJ 50597/55-2002 3.2.2 外形图外形图应符合图5的规定.D N 6 SJ 50597/55-2002 mm 数值最公称是大A 1.78 3.68 ;b3 0.41 0.51 ;b4 1.48 e 2.54 L 4.57 L, 1.27 z 3.48 4.09 D(E) 27.60 28.20 5 外形图3.2.3功能测试该电路主频为40MHz.机器周期为25ns.执行大多数指令须4个机器周期,故其指令周期为1ns.在功能测试中,对所有ROM、RAM
12、寄存器、堆校进行测试,同时在40MHz下执行所有指令.功能测试波形图见图6.PS DS STRB READY RIW AwAo Dw口。二VALID二二图6功3.2.4 电路图(或芯片图制造厂在鉴定前应将电路图(或芯片图)提交给鉴定机构,并由鉴定鉴定机构存档备查.7 SJ 50597/55-2002 3.2.5 封装形式封装形式应按本规范1.3.1.3条的规定-3.3 引线材料和涂覆引线材料和涂覆应按GJB597A第3.5.6条的规定-3.4 电特性3.4.1 电特性应符合表1的规定.8 表1电特性条件特n 1) 符号除另有规定外Voo= V -.CTA12 .C 除CLK的所有输入端输入高电
13、平电压VIH INT (0-2)端CLK卧CLKX CLKR端除CLK1N的所有输入端输入低电平也压VL CLKIN端输出高电平电流10H 作ORC叫6V输出低电平电流10L VFORC =0.4 V 输出高电平电压VOH 输出低电平电压VOL 三态漏电流Iz 输入高电平电流IIH 输入低电平电流hL 普通状态工作电流IA =20 MHz lDLE、HOLD状态外部时钟开关特性传输延迟Id(CIH.C) t升时间叫C)下降时间lac 时钟脉宽(低)2) w(CLl 时钟脉宽(高)2) Iw(CH) 传输延迟到Id(CI-Cl) 外部时钟的时序要求问步输入建立时间同步输入保持时间I Ih(S)
14、注:1)电压均以Vss为基准V,臼=0.电流以流入器件引出端为正.2) Q=1/4/(C) 3)时钟输入占空比/Cl沪t叫C1H)I归Cl)必须为40%-60%.规范值是小2.3 2. 2. -0.3 -0.3 -300 2 2.4 -20 -10 -10 5 2Q-8 2Q-8 Q-5 5 8 + 量大Voo+0.3 Voo+0.3 Voo+0.3 0.8 0.8 0.6 20 10 10 18 100 30 5 5 2Q+8 2Q+8 Q+5 Q-5 单位V V V V V A mA V V 弘AA A mA mA ns ns ns ns ns ns ns ns SJ 50597/55-2
15、002 3.5 时钟特性时序图见图7).其中IqCI)运5ns: Ir(CI)二5ns: Iw(clL)20 ns: Iw(clH)20 ns. .C4 呵。)-O!,.! li气产十h町I l.l :1 r I : 1 I 问悟h阳叫、帽4 例C)qE Mil-l JEer L刊叫i!j HC叫+气卜寸.,., It皿,-CL) -剖r t,(C) .1日C了一?Lq-口句叫Cl L 吨时钟特性时序图7 音冒画EQV町n置景E/ ldcC1 _. a.凰g鼠m电试验要求各级器件的电试验要求应为本规范表2所规定的有关分组,各个分组的电测试按本规范表3的规定.3.6 电试验要求表2项目分组见表3
16、)(GJB S48A试验方法)B级器件81级器件中间(老化前)电测试AI , A7 AI、A7中间(老化后)电测试AIIl、A1JAl P、A7)1最终屯测试A2、A3、A8a,A8b、A9A2、A3,A8a, A8b、A9A纽试验要求AI , A2、A3、A4、AS、A6、A7、AI、A2、A3、A4、AS、A6、A7、A8a, A8b、A9、AIO、AIIA8a, A8b、A9、AIO、AIIC组终点电测试AI , A7 AI , A7 D组终点电测试AI、A7AI , A7 9 1 )该分组要求PDA计算(见本规范4.2条).注zSJ 50597/55-200豆表3A组电测试引用标准*
- 1.请仔细阅读文档,确保文档完整性,对于不预览、不比对内容而直接下载带来的问题本站不予受理。
- 2.下载的文档,不会出现我们的网址水印。
- 3、该文档所得收入(下载+内容+预览)归上传者、原创作者;如果您是本文档原作者,请点此认领!既往收益都归您。
下载文档到电脑,查找使用更方便
5000 积分 0人已下载
下载 | 加入VIP,交流精品资源 |
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- SJ 50597 55 2002 半导体 集成电路 JSC320C25 数字信号 处理器 详细 规范
