【计算机类职业资格】PC机的组成原理与接口技术-1及答案解析.doc

《【计算机类职业资格】PC机的组成原理与接口技术-1及答案解析.doc》由会员分享，可在线阅读，更多相关《【计算机类职业资格】PC机的组成原理与接口技术-1及答案解析.doc（4页珍藏版）》请在麦多课文档分享上搜索。

1、PC 机的组成原理与接口技术-1 及答案解析(总分：17.00，做题时间：90 分钟)一、B选择题/B(总题数：11，分数：11.00)1.下面是关于 PCI 总线的叙述，其中错误的是_。（分数：1.00）A.PCI 的地址线与数据线是复用的B.PCI 支持即插即用C.PC 机中不能同时使用 PCI 总线和 ISA 总线D.PCI 是一种独立设计的总线，它的性能不受 CPU 类型的影响2.8250 异步接收器/发送器仅能向外发送一个总的中断请求信号，但中断源最多有 _。（分数：1.00）A.2 个B.4 个C.8 个D.16 个3.PC 机中 CPU 执行 MOV 指令从存储器读取数据时，数据

2、搜索的顺序是_。（分数：1.00）A.从外设开始，然后依次为 DRAM、L1Cach 和 L2CacheB.从外设开始，然后依次为 DRAM、L2Cache 和 L1CacheC.从 L2Cache 开始，然后依次为 L1Cache、DRAM 和外设D.从 L1Cache 开始，然后依次为 L2Cache、DRAM 和外设4.下面是关于两片 8237 级联构成主从式 DMA 控制器的叙述，其中正确的是_。（分数：1.00）A.从片的 HRQ 端和主片的 HRQ 端相连，从片的 HLDA 端和主片的 HLDA 端相连B.从片的 DACK 端和主片的 DACK 端相连，从片的 DREQ 端和主片的

3、 DREQ 端相连C.从片的 HRQ 端和主片的 DACK 端相连，从片的 HLDA 端和主片的 DREQ 端相连D.从片的 HRQ 端和主片的 DREQ 端相连，从片的 HLDA 端和主片的 DACK 端相连5.使用 Pentium CPU 的 PC 机中，DIMM 内存条的数据宽度为_。（分数：1.00）A.8 位B.16 位C.32 位D.64 位6.下面是关于 PC 机中 USB 和 IEEE-1394 的叙述，其中正确的是_。（分数：1.00）A.USB 和 IEEE-1394 都以串行方式传送信息B.IEEE-1394 以并行方式传送信息，USB 以串行方式传送信息C.USB 以并

4、行方式传送信息，IEEE-1394 以串行方式传送信息D.IEEE-1394 和 USB 都以并行方式传送信息7.下面是关于 CPU 与主存储器之间的 Cache 的叙述，其中正确的是_。（分数：1.00）A.位于主板上的 L2Cache 要比与 CPU 做在一基片上的 L2Cache 速度快B.位于主板上的 L2Cache 要比与 CPU 封装在一起的 L2Cache 速度快C.Cache 能由用户直接访问D.Cache 中存放的只是主存储器中某一部分内容的映象8.下面是关于目前 PC 机中 PCI 总线的叙述，其中正确的是_。（分数：1.00）A.PCI 总线通过超级 I/O 芯片与 CP

5、U 相连B.PCI 总线不支持即插即用功能C.PCI 总线的地址线与数据线是复用的D.PCI 总线与 CPU 直接相连9.下面是关于 8237 可编程 m4A 控制器的叙述，其中错误的是_。（分数：1.00）A.8237 的数据线为 16 位B.8237 有 4 个 DMA 通道C.每个通道在每次 DMA 传输后，其当前地址寄存器的值自动加 1 或减 1D.每个通道有硬件 DMA 请求和软件 DMA 请求两种方式10.下面是关于采用奇偶校验的内存和 ECC 内存的描述，其中正确的是_。（分数：1.00）A.二者均有检错和纠错功能B.二者均有检错功能，但无纠错功能C.前者有检错和纠错功能，后者只

6、有检错功能D.前者只有检错功能，后者有检错和纠错功能11.下面是关于 PCI 和 IDE 的叙述，其中正确的是_。（分数：1.00）A.PCI 是总线标准，IDE 是磁盘接口标准B.PCI 和 IDE 都是总线标准C.PCI 是磁盘接口标准，IDE 是总线标准D.PCI 和 IDE 都是磁盘接口标准二、B填空题/B(总题数：3，分数：6.00)12.在 PC 机中，为使微机处理器与主存(用 DRAM 芯片构成的)之间的速度得以匹配，目前采用的主要方法是在二者之间加上二级高速缓存(L2Cache)。这种二级高速缓存是用U 【1】 /U芯片构成的。（分数：2.00）填空项 1:_13.在设计 PC

7、 机内存条时，每个字节再增加 1 位用于校验，该内存条采用的是U 【2】 /U校验技术。（分数：2.00）填空项 1:_14.PC 机的串行通信接口(COM1、COM2)采用异步通信。异步通信的一帧信息包括起始位、数据位、奇偶校验位(可选)和U 【3】 /U。（分数：2.00）填空项 1:_PC 机的组成原理与接口技术-1 答案解析(总分：17.00，做题时间：90 分钟)一、B选择题/B(总题数：11，分数：11.00)1.下面是关于 PCI 总线的叙述，其中错误的是_。（分数：1.00）A.PCI 的地址线与数据线是复用的B.PCI 支持即插即用C.PC 机中不能同时使用 PCI 总线和

8、ISA 总线 D.PCI 是一种独立设计的总线，它的性能不受 CPU 类型的影响解析：解析 586 机中就同时有 PCI 总线和 ISA 总线。2.8250 异步接收器/发送器仅能向外发送一个总的中断请求信号，但中断源最多有 _。（分数：1.00）A.2 个B.4 个 C.8 个D.16 个解析：解析 8250 可以帮助 4 个中断源向 CPU 发出中断请求信号，分别是接收中断、接收错中断、发送中断、Modem 中断。3.PC 机中 CPU 执行 MOV 指令从存储器读取数据时，数据搜索的顺序是_。（分数：1.00）A.从外设开始，然后依次为 DRAM、L1Cach 和 L2CacheB.从外

9、设开始，然后依次为 DRAM、L2Cache 和 L1CacheC.从 L2Cache 开始，然后依次为 L1Cache、DRAM 和外设D.从 L1Cache 开始，然后依次为 L2Cache、DRAM 和外设 解析：解析 当 CPU 要从存储器中读取一个数据时，首先在第一级缓存(即 L1Cache)中查找，再依次在第二级缓存(即 L2 Cache)、DRAM 和外设中寻找。4.下面是关于两片 8237 级联构成主从式 DMA 控制器的叙述，其中正确的是_。（分数：1.00）A.从片的 HRQ 端和主片的 HRQ 端相连，从片的 HLDA 端和主片的 HLDA 端相连B.从片的 DACK 端

10、和主片的 DACK 端相连，从片的 DREQ 端和主片的 DREQ 端相连C.从片的 HRQ 端和主片的 DACK 端相连，从片的 HLDA 端和主片的 DREQ 端相连D.从片的 HRQ 端和主片的 DREQ 端相连，从片的 HLDA 端和主片的 DACK 端相连 解析：解析 级联传输方式下，从片的 HRQ 与主片的 DREQ 相连，从片的 HLDA 与主片的 DACK 相连。5.使用 Pentium CPU 的 PC 机中，DIMM 内存条的数据宽度为_。（分数：1.00）A.8 位B.16 位C.32 位D.64 位 解析：解析 在 Pentium PC 中，DIMM 的数据宽度为 64

11、 位。6.下面是关于 PC 机中 USB 和 IEEE-1394 的叙述，其中正确的是_。（分数：1.00）A.USB 和 IEEE-1394 都以串行方式传送信息 B.IEEE-1394 以并行方式传送信息，USB 以串行方式传送信息C.USB 以并行方式传送信息，IEEE-1394 以串行方式传送信息D.IEEE-1394 和 USB 都以并行方式传送信息解析：解析 目前，高性能外设总线设计的趋势是采用串行结构，每次发送一位到线上。USB 和 IEEE-1394 都采用串行通信。7.下面是关于 CPU 与主存储器之间的 Cache 的叙述，其中正确的是_。（分数：1.00）A.位于主板上的

12、 L2Cache 要比与 CPU 做在一基片上的 L2Cache 速度快B.位于主板上的 L2Cache 要比与 CPU 封装在一起的 L2Cache 速度快C.Cache 能由用户直接访问D.Cache 中存放的只是主存储器中某一部分内容的映象 解析：解析 目前在 PC 系统中一般设有一级缓存(L1Cache)和二级缓存(L2Cache)。二级缓存以前一般做在主板上，速度等于 CPU 的外频，也有将第二级缓存同 CPU 封装在一起的，其速度为 CPU 主频的一半或与CPU 主频相等。Cache 不能由用户直接访问。8.下面是关于目前 PC 机中 PCI 总线的叙述，其中正确的是_。（分数：1

13、.00）A.PCI 总线通过超级 I/O 芯片与 CPU 相连B.PCI 总线不支持即插即用功能C.PCI 总线的地址线与数据线是复用的 D.PCI 总线与 CPU 直接相连解析：解析 PCI 总线由于根数比较少，所以有一部分数据线和地址线是复用的。9.下面是关于 8237 可编程 m4A 控制器的叙述，其中错误的是_。（分数：1.00）A.8237 的数据线为 16 位 B.8237 有 4 个 DMA 通道C.每个通道在每次 DMA 传输后，其当前地址寄存器的值自动加 1 或减 1D.每个通道有硬件 DMA 请求和软件 DMA 请求两种方式解析：解析 8237 的数据线是 8 位双向数据线

14、，与系统总线相连。10.下面是关于采用奇偶校验的内存和 ECC 内存的描述，其中正确的是_。（分数：1.00）A.二者均有检错和纠错功能B.二者均有检错功能，但无纠错功能C.前者有检错和纠错功能，后者只有检错功能D.前者只有检错功能，后者有检错和纠错功能 解析：解析 奇偶检验只能进行简单的检错，而 ECC 内存不仅有检错功能，还有纠错功能。11.下面是关于 PCI 和 IDE 的叙述，其中正确的是_。（分数：1.00）A.PCI 是总线标准，IDE 是磁盘接口标准 B.PCI 和 IDE 都是总线标准C.PCI 是磁盘接口标准，IDE 是总线标准D.PCI 和 IDE 都是磁盘接口标准解析：解

15、析 PCI 是总线的一种，IDE 和 SCSI 都是磁盘接口标准。二、B填空题/B(总题数：3，分数：6.00)12.在 PC 机中，为使微机处理器与主存(用 DRAM 芯片构成的)之间的速度得以匹配，目前采用的主要方法是在二者之间加上二级高速缓存(L2Cache)。这种二级高速缓存是用U 【1】 /U芯片构成的。（分数：2.00）填空项 1:_ （正确答案：SRAM 或静态存储器或静态随机存储器或静态随机存取存储器）解析：解析 由于微处理器的时钟频率不断提升，一旦出现一级缓存未命中的情况，其性能将明显恶化。可采用在微处理器芯片之外再加 Cache，称为二级缓存来改善这一状况，它实际上是 CP

16、U 与主存之间真正的缓冲。13.在设计 PC 机内存条时，每个字节再增加 1 位用于校验，该内存条采用的是U 【2】 /U校验技术。（分数：2.00）填空项 1:_ （正确答案：奇偶或奇）解析：解析 早期的内存条的读写不太稳定，为提高数据读写的可靠性，往往采用奇偶校验的方式。在每个字节(8 位)的基础上增加一位，用于记录每个字节的奇偶性。14.PC 机的串行通信接口(COM1、COM2)采用异步通信。异步通信的一帧信息包括起始位、数据位、奇偶校验位(可选)和U 【3】 /U。（分数：2.00）填空项 1:_ （正确答案：停止位）解析：解析 串行通信分为串行同步通信和串行异步通信。PC 系统的串行通信采用串行异步通信，一帧数据包括起始位、数据位、奇偶校验位(可选)和停止位 4 部分内容，收发双方预置的帧数据格式必须一致。