ITU-T X 55 FRENCH-1988 INTERFACE BETWEEN SYNCHRONOUS DATA NETWORKS USING A 6 + 2 ENVELOPE STRUCTURE AND SINGLE CHANNEL PER CARRIER (SCPC) SATELLITE CHANNELS《使用6+2包封结构及单路单载波(SCPC)的同.pdf

《ITU-T X 55 FRENCH-1988 INTERFACE BETWEEN SYNCHRONOUS DATA NETWORKS USING A 6 + 2 ENVELOPE STRUCTURE AND SINGLE CHANNEL PER CARRIER (SCPC) SATELLITE CHANNELS《使用6+2包封结构及单路单载波(SCPC)的同.pdf》由会员分享，可在线阅读，更多相关《ITU-T X 55 FRENCH-1988 INTERFACE BETWEEN SYNCHRONOUS DATA NETWORKS USING A 6 + 2 ENVELOPE STRUCTURE AND SINGLE CHANNEL PER CARRIER (SCPC) SATELLITE CHANNELS《使用6+2包封结构及单路单载波(SCPC)的同.pdf（5页珍藏版）》请在麦多课文档分享上搜索。

1、UNION INTERNATIONALE DES TLCOMMUNICATIONS5)4 4 X.55SECTEUR DE LA NORMALISATIONDES TLCOMMUNICATIONSDE LUIT2 3%!58 05“,)#3 0/52 $/ %342!.3-)33)/. 3).!,)3!4)/. %4 #/-54!4)/.).4%2(b) que des voies fonctionnant ce dbit sur des systmes accs multiple par rparation dans le temps (AMRT)par satellite ne sont

2、pas encore en service;(c) que lon tudie la possibilit dintroduire des voies 64 kbit/s sur des systmes une seule voie par porteuse(SCPC);(d) que, pendant une priode intrimaire, seules des voies par satellite 48, 50 ou 56 kbit/s seront disponiblesdans bien des cas;(e) quil est ncessaire dassurer la co

3、nstitution dinterface entre des systmes de transmission utilisant unestructure denveloppe 8 bits et ces systmes satellites,recommandeles principaux paramtres dun plan de multiplexage fond sur une structure denveloppe 8 bits pour latransmission sur une voie SCPC par satellite 56 kbit/s dcrits dans la

4、 prsente Recommandation.Remarque Dans certains cas, il pourra tre ncessaire de procder une adaptation entre les dbits des voiessupports 64 kbit/s et 56 kbit/s.1 Dbit binaire brutLe train de bits multiplex doit avoir un dbit binaire brut de 56 kbit/s pour la transmission sur la liaisonnumrique intern

5、ationale par satellite. Sur les affluents, chaque train de donnes daffluent transmis et reu a la structuredenveloppe 8 bits spcifie dans la Recommandation X.50.Pour adapter le dbit la voie SCPC 56 kbit/s:- on supprime les bits F (bits de verrouillage de trame), et- on utilise un des 7 bits (bits dta

6、t) pour le verrouillage de trame.2 Multiplex fondamental2.1 Capacit du systmeLa capacit est celle que spcifie la Recommandation X.50.Remarque Un complment dtude est ncessaire pour les catgories dusagers 7 et 11.2.2 Structure du multiplexLe multiplex est fond sur des enveloppes 7 bits.2 Fascicule VII

7、I.3 - Rec. X.55Dans une enveloppe 7 bits, les bits 1 6 sont les bits dinformation de la voie affluente et le bit 7 est rserv auverrouillage de trame et la signalisation (comme indiqu dans la Recommandation X.50) (voir la figure 1/X.55).2.3 Schma de verrouillage de trameUn des 7 bits S est utilis pou

8、r le verrouillage de trame. Le schma de verrouillage 72 bits et les bits de serviceABCDEFGH dfinis dans la Recommandation X.50 sont utiliss.Le schma de verrouillage de trame correspondant est illustr par la figure 2/X.55.Fascicule VIII.3 - Rec. X.55 32.4 Stratgie de verrouillage de trame2.4.1 Perte

9、de verrouillage de trameLe critre de perte de verrouillage de trame est la rception de 8 bits F errons conscutifs.2.4.2 Rtablissement du verrouillage de trameLe critre de rtablissement du verrouillage de trame est la dtection de 8 bits F conscutifs.2.4.3 Alarme et action subsquenteQuand il se produi

10、t une perte de verrouillage de trame:- les signaux sortants doivent tre mis 1;- ltat doit tre signal lextrmit loigne, comme spcifi dans la Recommandation X.50, au moyen du bitde service A.3 Adaptation entre circuits supports 56 kbit/s et 64 kbit/s (quand ils sont utiliss)La structure denveloppe 6 +

11、2 du circuit support 64 kbit/s est dcrite dans la Recommandation X.50.3.1 Insertion et suppression de bits F3.2 Rpartition des bits S entre mcanismes de verrouillage de trame et de signalisationa) A lextrmit dmission:un bit S sur 7 est supprim et remplac par un bit F.b) A lextrmit de rception:le bit

12、 F est supprim et remplac par la dernire valeur du bit S de la voie affluente.Remarque On a choisi le mcanisme ci-dessus parce que linformation sur le bit S varie trs lentement. Leprocessus entrane seulement un dlai de 6 bits pour la transition de signalisation du signal quand le bit S correspondantest affect.Pour chaque voie, un seul des 7 bits S est affect.