IEC 60796-1-1990 Microprocessor system bus 8-bit and 16-bit data (MULTIBUS I) part 1 functional description with electrical and timing specifications《微处理机系统总线 8位和16位数据(MULTIBUS) 第1部分 电气和定时规范的功能描述》.pdf

《IEC 60796-1-1990 Microprocessor system bus 8-bit and 16-bit data (MULTIBUS I) part 1 functional description with electrical and timing specifications《微处理机系统总线 8位和16位数据(MULTIBUS) 第1部分 电气和定时规范的功能描述》.pdf》由会员分享，可在线阅读，更多相关《IEC 60796-1-1990 Microprocessor system bus 8-bit and 16-bit data (MULTIBUS I) part 1 functional description with electrical and timing specifications《微处理机系统总线 8位和16位数据(MULTIBUS) 第1部分 电气和定时规范的功能描述》.pdf（116页珍藏版）》请在麦多课文档分享上搜索。

1、Bus systme microprocesseurs - Donnes: 8 bits et 16 bits (MULTIBUS I) Premire partie: Description fonction ne1 le avec s pcif cat ion s lectriques et chronologiques Microprocessor system bus - 8-bit and 16-bit data (MULTIBUS I) Part 1: Functional description with electrical and timing specifications

2、Numro de rfrence Reference number CEVIEC 796-1 : 1990 IEC 79b PT*L 90 Ltf311489L OLL0504 2 Rvision de la prsente Publication Le contenu technique des publications de la CE I est cons- tamment revu par la Commission afin dassurer quil reflte bien ltat actuel de la technique. Les renseignements relati

3、fs ce travail de rvision. ltablissement des ditions rvises et aux mises jour peuvent tre obtenus auprs des Comits nationaux de la C E I et en consultant les documents ci-dessous: huairedela CE1 Bulletin de la C E I Catalogue des publications de la C E I Publi annuellement Terminologie En ce qui conc

4、erne la terminologie gnrale, le lecteur se reportera la Publication 50 de la C E I : Vocabulaire Electro- technique International 0, qui est tablie sous fome de cha- pitres - la Publication 617 de la C E I: Symboles graphiques pour schmas. Les symboles et signes contenus dans la prsente publication

5、ont t soit repris des Publications 27 ou 617 de la CE I, soit spcifiquement approuvs aux fins de cette publication. Publications de la C E I tablies par le mme Comit dEtudes Lattention du lecteur est attire sur le deuxime feuiUet de la couvemire, qui numre les publications de la C E I px6pares par l

6、e Comit #Etudes qui a tabli la prsente publication. Revision of this publication The technical content of I E C publications is kept under con- stant review by the I E C, thus ensuring that the content reflects current technology. Information on the work of revision, the issue of =vised edi- tions a

7、nd amendment sheets may be obtained from IEC National Committees and from the following I E C sources: IECBuilen IECYearbook 0 CaalogueofIEC Publications Published yearly Terminology For general terminology, readers are referred to I E C Publi- cation 50: International Electrotwhnical Vocabulary o,

8、which is issued in the form of separate chapters each dealhg with a specinc field, the Gened Index being published as a se parate booklet. Tuii details of the IEV will be supplied on request. The terms and definitions contained in the present publication have either been taken from the IEV or have b

9、een specifically approved for the purpose of this publication. Graphical and letter symbols For graphical symbols, and letter symbols and signs approved by the I E C for general use, readers are referred to: - I E C Publication 27: Letter symbols to be used in electrical technology; - I E C Publicat

10、ion 617: Graphical symbols for diagrams. The symbols and signs contained in the present publication have either been taken from IEC Publications 27 or 617, or have been speciically approved for the pupse of this publication. IE C publications prepared by the same Technical Committee The attention of

11、 readers is drawn to the back cover, which lists IEC publications issued by the Technical Committee which has prepad the present publication. CE1 IEC 7964 Premire dition First edition 1990-09 Bus systme microprocesseurs - Donnes: 8 bits et 16 bits (MULTIBUS I) Premire partie: Description fonctionnel

12、le avec spcifications lectriques et chronologiques Microprocessor system bus - 8-bit and 16-bit data (MULTIBUS I) Part 1: Functional description with electrical and timing specifications O CE1 1990 roitsde reproduction rservs -Copyright - all rights reserved Bureau Cenirai de ia Comrnissbn Electrote

13、chnique Intemationde 3. Ne de Vmb6 Qenhe, Suisse CODE PRIX PRICECODE XA _- - - - %- Commission Electrotechnique Internationale International Electrotechnical Commission IEC 7b PT*L 90 48448L OLL0506 b W 1.1 1.2 1.3 1.3.1 1.3.1 .I 1.3.1.2 1.3.1.3 1.3.1.4 1.3.1.5 1.3.1.6 1.3.2 1.3.2.1 1.3.2.2 1.3.2.3

14、1.3.2.4 1.3.2.5 1.3.2.6 1.3.2.7 1.3.2.8 1.3.2.9 1.3.2.10 1.3.2.11 -2- SOMMAIRE 796-1 0 CE1 Pages PREAMBULE 8 PREFACE 8 INTRODUCTION 12 SECTION UN - GENERALITES Art i c 1 es Domaine dapplication 12 Objet 14 Dfinitions 14 14 Terminologie du systme en gnral Compatibilit (Publication 625-1 de la CEI) .

15、14 Cycle du bus 16 Interface (Publication 625-1 de la CEI) 16 Systme dinterface (Publication 625-1 de la CEI) 16 Priorit . 16 Systme 16 Signaux et chemins (Publication 625-1 de la CEI) 16 Omnibus (ou bus) (Publication 625-1 de la CEI) . 16 Octet 16 Mot . 16 Signal (Publication 625-1 de la CEI) . 16

16、Paramtre dun signal (Publication 625-1 de la CEI) 16 Niveau de signal (Publication 625-1 de la CEI) . 18 Etat haut (Publication 625-1 de la CEI) 18 Etat bas (Publication 625-1 de la CEI) . 18 Ligne de signal (Publication 625-1 de la CEI) 18 Matre . 18 Esclave 18 SECTION DEUX - SPECIFICATIONS FONCTIO

17、NNELLES 2.1 Elements du bus i 20 2.1.1 Matres 20 2.1.2 Esclaves 22 Signaux du bus . 22 24 2.1.3 2.1.3.1 Lignes de commande . 2.1.3.1.1 Lignes dhorloge . 24 2.1.3.1.2 Lignes de commande (MWTC*, MRDC*, IOWC*, IORC*) . 24 2.1.3.1.3 Ligne daccus de rception de transfert (XACK*) . 26 2.1.3.1.4 Initialisa

18、tion (INIT*) . 26 2.1.3.2 Lignes dadresses et dinvalidation 26 2.1.3.1.5 Blocage (LOCK*) 26 Page 9 FOREWORD . PREFACE 13 INTRODUCTION 13 . SECTION ONE - GENERAL Clause 1.1 1.2 1.3 1.3.1 1.3.1.1 1.3.1.2 1.3.1.3 1.3.1.4 1.3.1.5 1.3.1.6 1.3.2 1.3.2.1 1.3.2.2 1.3.2.3 1.3.2.4 1.3.2.5 1.3.2.6 1.3.2.7 1.3.

19、2.8 1.3.2.9 1.3.2.10 1.3.2.11 Scope 13 Object . 15 15 Definitions 15 15 Bus Cycle 17 Interface (IEC Publication 625-1) 17 17 Override 17 ;., F Bus (IEC Publication 625-1) 17 Byte 17 Word 17 Signal (IEC Publication 625-1) 17 19 Signal Parameter (IEC Publication 625-1) 1.9 Signal Level (IEC Publicatio

20、n 625-1) 19 High State (IEC Publication 625-1) 19 Low State (IEC Publication 625-1) . 19 Signal Line (IEC Publication 625-1) Master 19 19 Slave General System Terms . Compatibility (IEC Publication 625-1) Interface System (I EC Publication 625-1) System 1.7 Signals and Paths (IEC Publication 625-1)

21、. . 17 . . . . . . . SECTION TWO - FUNCTIONAL SPECIFICATIONS 2.1 2.1.1 2.1.2 2.1.3 2.1.3.1 2.1.3.1.1 2.1 -3.1.2 2.1.3.1.3 2.1.3.1.4 2.1.3.1.5 2.1.3.2 Bus Elements 21 Slaves 23 Masters . 21 Bus Signals . 23 Control Lines .-. 25 Clock Lines 25 Command Lines (MWTC*, MRDC*, IOWC*, IORC*) 25 Lock (LOCK*)

22、 . 27 27 Address and Inhibit Lines . . Transfer Acknowledge Line (XACK*) 27 Initialize (INIT*) 27 IEC 796 PT*l 90 9844891 Oll0508 T -4- 796- 1 Art i cl es 2.1.3.2.1 2.1.3.2.2 2.1.3.2.3 2.1.3.3 2.1.3.4 2.1.3.4.1 2.1.3.4.2 2.1.3.5 2.1.3.5.1 2.1.3.5.2 2.1.3.5.3 2.1.3.5.4 2.2 2.2.1 2.2.2 2.2.2.1 2.2.2.2

23、 2.2.2.3 2.2.2.4 2.2.2.5 2.2.2.5.1 2.2.2.5.2 2.2.2.5.3 2.2.2.5.4 2.2.2.6 2.3 2.3.1 2.3.1.1 2.3.1.2 2.3.2 2.3.2.1 2.3.2.2 2.4 2.4.1 2.4.1.1 2.4.1.2 2.4.1.3 2.4.1.4 2.4.1.5 2.4.1.6 2.4.2 2.4.2.1 2.4.2.2 3.1 3.1.1 3.1.2 3.1.2.1 3.1.2.2 Lignes dadresses (24 lignes) Validation des octets de poids fort (B

24、HEN*) . Lignes dinvalidation (INHl* et INH2*) . Lignes de donnes (DO*-D15*) . Lignes dinterruption Lignes de demande dinterruption (INTO*- I NT7*) . Accus de rception dinterruption (INTA*) Lignes de permutation du bus . Demande de bus (BREQ*) . Priorit de bus (BPRN* et BPRO*) Occupation de bus (BUSY

25、*) . Demande commune de bus (CBRQ*) Opration de transfert des donnes Gnralits concernant le transfert des donnes Description des signaux . Initialisation (INIT*) Horloge constante (CCLK*) Lignes dadresses (AO*-A23*) Lignes de donnes (DO*-D15*) . Commandes du bus Cycle lecture Cycle criture . Accus d

26、e rception de transfert (XACK*) . Invalidation (INHl* et INH2*) . Blocage (LOCK*) Lignes de signaux dinterruption Lignes de demande dinterruption (INTO*-lNT7*) . Accus de rception dinterruption (INTA*) Classification des ralisations des interruptions Interruptions vectorises autrement que par le bus

27、 Interruptions vectorises par le bus . Permutation de commande du bus Signaux de permutation de commande du bus Horloge de bus (BCLK*) Occupation de bus (BUSY*) . Priorit IN de bus (BPRN*) . Priorit OUT de bus (BPRO*) . Demande de bus (BREQ*) Demande commune de bus (CBRQ*) (en option) Techniques de

28、priorit de permutation de commande du bus . Technique de priorit en srie . Technique darbitrage en parallle . Oprations dinterruption SECTION TROIS . SPECIFICATIONS ELECTRIQUES Considrations gnrales sur le bus . Relations dtats logique et lectrique Caractristiques des lignes de signaux . Exigences d

29、es lignes de signaux en fonctionnement Caractristiques du trac des lignes de signaux sur le fond de panier o P CE I ages 26 26 28 28 28 28 28 30 30 30 30 30 30 32 34 36 36 36 40 42 44 44 46 52 52 52 52 54 54 54 56 58 58 58 60 60 62 62 62 34 64 64 64 68 68 70 70 72 IEC 776 PT*L 70 L(LtLt87l OLL0507 L

30、 ._ _. 796-1 IEC Clause -5- Page 2.4.2.1 2.4.2.2 3.1 3.1.1 3.1.2 3.1.2.1 3.1.2.2 2.1.3.2.1 Address Lines (24 lines) 27 2.1.3.2.2 Byte High Enable Line (BHEN*) . 27 2.1.3.2.3 Inhibit Lines (INHI* and INH2.*) . 29 2.1.3.4.1 Interrupt Request Lines (INTO*-INT7*) 2.1.3.4.2 interrupt Acknowledge (INTA*)

31、. 29 2.1.3.5 Bus Exchange Lines . 31 2.1.3.5.1 Bus Request (BREQ*) . 31 2.1.3.5.2 Bus Priority (BPRN* and BPRO*) . 31 2.1.3.5.3 Bus Busy (BUSY*) 31 2.1.3.5.4 Common Bus Request (CBRQ*) 31 2.2 Data Transfer Operation . 31 2.2.2 Signal Descriptions 35 2.2.2.1 Initialize (INIT*) 35 2.2.2.2 Constant Clo

32、ck (CCLK*) . 37 2.2.2.3 Address Lines (AO*-A23*) . 37 2.2.2.4 Data Lines (DO*-D15*) . i . 37 2.2.2.5 Bus Commands 41 2.2.2.5.2 Write Operation . :. . 45 2.2.2.5.3 Transfer Acknowledge (XACK*) . 45 2.2.2.5.4 Inhibit (INHl* and INH2*) . 47 2.3 Interrupt Operations 53 Interrupt Signal Lines . 53 . 2.3.

33、1.2 Intei-rupt Acknowledge (INTA*) . 55 2.3.2.1 Non-Bus Vectored Interrupts 55 2.3.2.2 Bus Vectored Interrupts . 57 2.4 Bus Exchange . 59 2.4.1 Bus Exchange Signals . 59 2.4.1.1 Bus Clock (BCLK*) . 59 2.4.1.2 Bus Busy (BUSY*) 2.4.1.4 Bus Priority OUT (BPRO*) 2.4.1.5 Bus Request (BREQ*) . 63 2.1.3.3

34、Data Lines (DO*-D15*) . 29 2.1.3.4 Interrupt Lines 29 29 2.2.1 Data Transfer Overview . 33 2.2.2.5.1 Read Operation 43 2.2.2.6 Lock (LOCK*) . 53 53 2.3.1 2.3.1.1 interrupt Request Lines (INTO*-INT7*) . 2.3.2 Classes of Interrupt Implementation 55 61 2.4.1.3 Bus Priority IN (BPRN*) 61 63 2.4.1.6 Comm

35、on Bus Request (CBRQ*) (Optional) 63 2.4.2 Bus Exchange Priority Techniques . 65 Serial Priority Technique 65 Pa rat le1 Arbitration Tech n que . 65 SECTION THREE . ELECTRICAL SPECIFICATIONS 69 General Bus Considerations In-Use Signal Line Requirements . 71 Logical and Electrical State Relationships

36、 69 Signal Line Characteristics 71 Backplane Sig na1 Trace C ha racteri stics 73 Ar tic i es 3.1.3 3.1.4 3.2 3.2.1 3.2.2 3.2.3 3.2.4 3.2.4.1 3.2.4.2 3.2.5 3.2.5.1 3.2.5.2 3.2.6 3.3 4.1 4.1.1 4.1.2 4.1.3 4.1.4 4.2 4.3 4.3.1 4.3.2 4.3.3 4.3.4 4.3.5 4.3.6 IEC 79b PT*L 90 48411892 OLL0510 8 m : -6- 796-

37、1 0 CE1 Pages Spcifications dalimentation Temprature et humidit Oprations dcriture (E/S et mmoire) Oprations dinvalidation . Ralisations du systme dinterruption . Interruptions NBV . Interruptions BV . Permutation de commande du bus Priorit en srie . Priorit en parallle . Chronologies diverses . Chr

38、onologie Oprations de lecture (E/S et mmoire) Rcepteurs, circuits de commande et terminaisons 72 78 78 84 84 86 86 88 88 90 92 94 94 96 SECTION QUATRE . NIVEAUX DE CONFORMITE Elments variables des possibilits du matriel . 104 Chemin de donnes 104 Chemin dadresse mmoire . 104 Chemin dadresse E/S . 10

39、4 At t r i buts d i n te r r u pt i on 104 Matres et esclaves . 106 Notation de niveau de conformit 108 Chemin de donnes 108 Chemin dadresse mmoire 108 Chemin dadresse E/S . 108 Attributs dinterruption . 108 Exemple . 108 Marque de conformit 110 . . 1 796-1 IEC -7- Clause Page 3.1.3 73 3.1.4 79 79 3

40、.2 Timing . 85 3.2.1 Read Operations (I/O and Memory) . . . . . .,. . . . . . . . . 3.2.2 Write Operations (I/O and Memory) 85 3.2.3 I n hibit Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 3.2.4 InterruDt ImDlementations . . . . . . . . . . . , . . . . .

41、 . . . . . . . . , . . . . . 87 Power Supply Specification Temperature and Humidity . . . . . . , . . . , . . . . . . . . . . . . . . . . . , . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . I. . 3.2.4.1 NBV Interrupts . . . , , . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

42、. . . . . . . 89 n! t._L I- QO Ud J.L.4.L DV inrerrupis ., 3.2.5 I Prioritv , Bus Control Exchanges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91 93 I 3.2.5.1 Seria. . 3.2,5.2 3.2.G Miscellaneous Timing Parallel Priority . . . . . . . . . . . . . . . . . . . . . . . . . . .

43、. . . . . . . . . . . . . . 95 aC; u.2 - . 3.3 Receivers, Drivers and Terminations . . . . . . . . . . . . . . . . . . 97 4.1 4.1.1 4.1.2 4.1.3 4.1.4 4.2 4.3 4.3.1 4.3.2 4.3.3 4.3.4 4.3.5 4.3.6 SECTION FOUR - LEVELS OF COMPLIANCE* Variable Elements of Capability . . . . . . . . . . . . . . . . . . .

44、 . . . . . . . 105 Data Path -=. . . . . . . . . , . . . . , . . . . . . . . . . , . . . . . . . . . . . . . . . . . . . . 105 . Memory Address Path 105 1/0 Address Path 105 Interrupt Attributes . .:. . . . . . . . . . . . . . . . . . . . . . . . . . ;. . . . . . 105 Masters and Slaves 107 Complianc

45、e Level Notation , . . . . . . . . . . . . . . . . . . . . . . . . . . 109 Data Path . 109 Memory Address Path 109 1/0 Address Path . 109 Interrupt Attributes 109 Example 109 Compliance Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 1 . IEC 796 PT*L 90 W 48q48

46、7L OLL0512 L W -8- 796-1 0 CE1 COMMISSION ELECTROTECHN IQUE INTERNATIONALE BUS SYSTEME A MICROPROCESSEURS - DONNEES: 8 BITS ET 16 BITS (MULTIBUS I) Premire partie: Description fonctionnelle avec spcif ications lectriques et chronologiques 1) 2) PREAMBUL E Les dcisions ou accords fficiels de la CE1 e

47、n ce qui concerne les questions techniques, prpars par des Comits d Etudes o sont repr- sents tous les Cornits nationaux sintressant ces questions, expriment dans la plus grande mesure possible un accord international sur les sujets examins. Ces dcisions constituent des recommandations international

48、es et sont agres comme telles par les Comits nationaux. Dans le but dencourager 1 unification internationale? la CE1 exprime le voeu que tous les Comits nationaux adoptent dans leurs rgles nationales le texte de la recommandation de la GEI? dans la mesure o les conditions nationales le permettent. T

49、oute divergence entre la recommandation de la CE1 et la rgle nationale correspondante doit, dans la mesure du possible, tre indique en termes clairs dans. cette dernire. La CE1 na fix aucune procdure concernant le marquage comme indi- cation dapprobation et sa responsabilit nest pas engage quand il est dclar quun matriel est conforme lune de ses