[考研类试卷]数据链路层模拟试卷5及答案与解析.doc

《[考研类试卷]数据链路层模拟试卷5及答案与解析.doc》由会员分享，可在线阅读，更多相关《[考研类试卷]数据链路层模拟试卷5及答案与解析.doc（16页珍藏版）》请在麦多课文档分享上搜索。

1、数据链路层模拟试卷 5 及答案与解析一、单项选择题下列各题的备选答案中，只有一个是符合题意的。1 单地址指令中为了完成两个数的算术运算，除地址码指明一个操作数外，另一个数采用（ ）方式。（A）立即寻址（B）隐含寻址（C）间接寻划（D）基址寻址2 关于二地址指令以下论述正确的是（ ）。（A）二地址指令中，运算结果通常存放在其中一个地址码所提供的地址中（B）二地址指令中，指令的地址码字段存放的一定是操作数（C）二地址指令中，指令的地址码字段存放的一定是寄存器号（D）二地址指令中，指令的地址码字段存放的一定是操作数地址3 四地址指令 OPA1，A2，A3，A4 的功能为(A1)0P(A2)一 A3，

2、且 A4 给出下一条指令地址，假设 A1、A2、A3、A4 都为主存地址，则完成上述指令最少需要访存（ ）次。（A）3（B） 4（C） 5（D）64 设机器字长为 32 位，一个容量为 16MB 的存储器，CPU 按半字寻址，其寻址单元数是（ ）。（A）2 24（B） 223（C） 222（D）2 215 某指令系统有 200 条指令，对操作码采用固定长度二进制编码，最少需要用（ ）位。（A）4（B） 8（C） 16（D）326 在指令格式中，采用扩展操作码设计方案的目的是（ ）。（A）减少指令字长度（B）增加指令子长度（C）保持指令字长度不变而增加指令操作的数量（D）保持指令字长度不变而增加

3、寻址空间7 一个计算机系统采用 32 位单字长指令，地址码为 12 位，如果定义了 250 条二地址指令，那么还可以有（ ）条单地址指令。（A）4K（B） 8K（C） 16K（D）24K8 某机器字长为 16 位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节 PC 自动加 1。若某转移指令所在主存地址为 2000H。，相对位移量字段的内容为 06H，则该转移指令成功转移以后的目标地址是（ ）。（A）2006H（B） 2007H（C） 2008H（D）2009H9 偏移寻址通过将某个寄存器内容与一个形式地址相加而

4、生成有效地址。下列寻址方式中，不属于偏移寻址方式的是（ ）。（A）间接寻址（B）基址寻址（C）相对寻址（D）变址寻址10 指令系统中采用不同寻址方式的目的是（ ）。（A）可降低指令译码的复杂度（B）可缩短指令字长，扩大寻址空间，提高编程的灵洁性（C）实现程序控制（D）三者都正确11 直接寻址的无条件转移指令的功能是将指令中的地址码送入（ ）。（A）程序计数器 PC（B）累加器 ACC（C）指令寄存器 IR（D）地址寄存器 MAR12 为了缩短指令中某个地址段的位数，有效的方法是采取（ ）。（A）立即寻址（B）变址寻址（C）间接寻址（D）寄存器寻址13 简化地址结构的基本方法是尽量采用（ ）（A

5、）寄存器寻址（B）隐地址（C）直接寻址（D）间接寻址14 在指令寻址的各种方式中，获取操作数最快的方式是（ ）。（A）直接寻址（B）立即寻址（C）寄存器寻址（D）间接寻址15 假定指令中地址码所给出的是操作数的有效地址，则该指令采用（ ）。（A）直接寻址（B）立即寻址（C）寄存器寻址（D）间接寻址16 4 个 16K8 位的存储芯片，可设计为（ ）容量的存储器。（A）32K16 位（B） 16Kl6 位（C） 32K8 位（D）8K16 位17 16 片 2K4 位的存储器可以设计为（ ）存储容量的 16 位存储器。（A）16K（B） 32K（C） 8K（D）2K18 设 CPU 地址总线有

6、24 根，数据总线有 32 根，用 512K8 位的 RAM 芯片构成该机的主存储器，则该机主存最多需要（ ）片这样的存储芯片。（A）256（B） 512（C） 64（D）12819 地址总线 A0(高位) A 15(低位) ，用 4K4 位的存储芯片组成 16KB 存储器，则产生片选信号的译码器的输入地址线应该是（ ）。（A）A 2A3（B） A0A1（C） A12A13（D）A 14A1520 若内存地址区间为 4000H43FFH，每个存储单元可存储 16 位二进制数，该内存区域用 4 片存储器芯片构成，则构成该内存所用的存储器芯片的容量是（ ）。（A）51216bit（B） 2568b

7、it（C） 25616bit（D）10248bit21 内存按字节编址，地址从 90000H 到 CFFFFH，若用存储容量为 16K8 位芯片构成该内存，至少需要的芯片数是（ ）。（A）2（B） 4（C） 8（D）1622 如图所示，若低位地址(A0A11)接在内存芯片地址引脚上，高位地址(A12 A19)进行片选译码(其中，A14 和 A16 没有参加译码 )，且片选信号低电平有效，则对图所示的译码电路，不属于此译码空间的地址是（ ）。（A）AB000HABFFFH（B） BB000HBBFFFH（C） EF000HEFFFFH（D）FE000HFEFFFH23 双端口 RAM 在（ ）情

8、况下会发生读写冲突。（A）左端口和右端口的地址码不同（B）左端口和右端口的地址码相同（C）左端口和右端口的数据码不同（D）左端口和右端口的数据码相同24 交叉存储器实际上是一种（ ）的存储器，它能（ ）执行多个独立的读写操作。（A）模块式、并行（B）整体式、并行（C）模块式、串行（D）整体式、并行25 已知单个存储体的存储周期为 110ns，总线传输周期为 10ns，则当采用低位交叉编址的多模块存储器时，存储体数应（ ）。（A）小于 11（B）等于 11（C）大于 11（D）大于等于 1126 一个四体并行低位交叉存储器，每个模块的容量是 64K32 位，存取周期为200ns，在下述说法中（

9、）是正确的。（A）在 200ns 内，存储器能向 CPU 提供 256 位二进制信息（B）在 200ns 内，存储器能向 CPU 提供 128 位二进制信息（C）在 50ns 内，每个模块能向 CPU 提供 32 位二进制信息（D）以上都不对27 某机器采用四体低位交叉存储器，现分别执行下述操作：读取 6 个连续地址单元中存放的存储字，重复 80 次；读取 8 个连续地址单元中存放的存储字，重复 60 次。则、 所花费的时间之比为（ ）。（A）1：1（B） 2：1（C） 4：3（D）3：428 在高速缓存系统中，主存容量为 12MB，Cache 容量为 400KB，则该存储系统的容量为（ ）（

10、A）12MB+400KB（B） 12MB（C） 12MB12MB+400KB（D）12MB-400KB29 假设某计算机的存储系统由 Cache 和主存组成，某程序执行过程中访存 1000 次，其中访问 Cache 缺失( 未命中)50 次，则 Cache 的命中率是（ ）。（A）5（B） 9.5（C） 50（D）9530 某计算机的 Cache 共有 16 块，采用二路组相联映射方式(即每组 2 块)。每个主存块大小为 32B，按字节编址，主存 129 号单元所在主存块应装入到的 Cache 组号是（ ）。（A）0（B） 2（C） 4（D）631 在写操作时，对 Cache 与主存单元同时修

11、改的方法称做（ ），若每次只暂时写入 Cache，直到替换时才写入主存的方法称做（ ）。（A）写直达法（B）写回法（C）写一次法（D）都不对数据链路层模拟试卷 5 答案与解析一、单项选择题下列各题的备选答案中，只有一个是符合题意的。1 【正确答案】 B【试题解析】 单地址指令中只有一个地址码，在完成两个数的算术运算时，另一个通常存放在累加寄存器(ACC)中，属于隐含寻址。【知识模块】 数据链路层2 【正确答案】 A【试题解析】 B、C、D 选项都太绝对，地址码的内容可以参考本书寻址方式一节的内容。【知识模块】 数据链路层3 【正确答案】 C【试题解析】 取指令，取 A1、A2、A4 的内容，将

12、结果存入 A3，故而需要 5 次。这里注意要计算取指令和取下条指令地址。【知识模块】 数据链路层4 【正确答案】 B【试题解析】 16M=2 24，由于字长为 32 位，现在按半字(16 位)寻址，相当于有8M 个存储单元，每个存储单元中存放 16 位。【知识模块】 数据链路层5 【正确答案】 B【试题解析】 因 278，故采用定长操作码时，至少需 8 位。【知识模块】 数据链路层6 【正确答案】 C【试题解析】 扩展操作码并没有改变指令的长度，而是使操作码长度随地址码的减少而增加。【知识模块】 数据链路层7 【正确答案】 D【试题解析】 地址码为 12 位，则二地址指令的操作码长度为 321

13、212=8 位，已定义了 250 条二地址指令，2 8-250=6，即可设计出单地址指令数 6212=24K。【知识模块】 数据链路层8 【正确答案】 C【试题解析】 相对寻址 EA=(PC)+A，先计算取指后的。PC 值。转移指令由两个字节组成，每取一个字节 PC 加 1，在取指后 PC 值为 2002H，故 EA=(Pc)+A=2002H+06H=2008H。本题容易误选 A 或 B，原因是没有考虑 PC 的自动更新，或是没有注意到转移指令为一条两个字节的指令，PC 值仅+1 而不是+2 。【知识模块】 数据链路层9 【正确答案】 A【试题解析】 间接寻址不需要寄存器，EA=(A)。基址寻

14、址： EA=A+基址寄存器内同：相对寻址：EA=A+PC 内容；变址寻址：EA=A+变址寄存器内容。【知识模块】 数据链路层10 【正确答案】 B【知识模块】 数据链路层11 【正确答案】 A【试题解析】 无条件转移指令是程序转移到新的地址后继续执行，因此必须给出下一条指令的执行地址，并送入程序计数器 PC。【知识模块】 数据链路层12 【正确答案】 D【试题解析】 寄存器寻址中，只需指定寄存器的编号，故能有效地缩短地址码的位数；而在间接寻址中，地址码字段仍然是一个主存地址。【知识模块】 数据链路层13 【正确答案】 B【试题解析】 隐地址不给出明显的操作数地址，而是在指令中隐含操作数的地址，

15、故而可以简化地址结构，如零地址指令。【知识模块】 数据链路层14 【正确答案】 B【试题解析】 立即寻址最快，指令直接给出操作数；寄存器寻址次之，只需访问一次寄存器；直接寻址再次之，访问一次内存：间接寻址最慢，要访问两次以上内存。【知识模块】 数据链路层15 【正确答案】 A【试题解析】 指令字中的形式地址为操作数的有效地址，这种方式为直接寻址。【知识模块】 数据链路层16 【正确答案】 A【试题解析】 4 个 16KX8 位的存储芯片构成的存储器容量=416K8 位=512K 位或 64KB，只有选项 A 的容量为 64KB。需要注意：若有某项为 128K4 位，此选项是不能选的。【知识模块

16、】 数据链路层17 【正确答案】 C【试题解析】 设存储容量为 M，则(M16 位)/(2K4 位)=16，所以 M=8K。【知识模块】 数据链路层18 【正确答案】 D【试题解析】 主存的总容量=2 2432 位，所需存储芯片数=(2 2432 位)(512K8 位)=128。【知识模块】 数据链路层19 【正确答案】 A【试题解析】 由于 A15 为地址线的低位，接入各芯片地址端的是地址线的低 12 位，即 A4A 15，共有 8 个芯片(分为 4 组)组成 16KB 的存储器，由高 2 位地址线 A2A3作为译码器的输入。【知识模块】 数据链路层20 【正确答案】 C【知识模块】 数据链

17、路层21 【正确答案】 D【试题解析】 CFFFF-90000+1=40000H，即 256K。若用存储容量为 16K8bit 的芯片，则需要芯片数=(256K8)(16K8)=16 片。【知识模块】 数据链路层22 【正确答案】 D【试题解析】 这是一个部分译码的片选信号，高 8 位地址中有 2 位(A14 和 A16)没有参与译码，根据译码器电路，译码输出的逻辑表达式应为 CS=A19(A18+A17)A15A13A12 故而不属于此译码空间的就是这几位不合该逻辑表达式的，A 选项为AB，即 10101011，去掉 14 位和 16 位为 101111； B 选项为 101111；C 选项

18、为111111；D 选项为 111110，于是选 D。【知识模块】 数据链路层23 【正确答案】 B【试题解析】 当左右端口同时访问某个地址时会发生冲突，这时要暂停一个端口访存。【知识模块】 数据链路层24 【正确答案】 C【知识模块】 数据链路层25 【正确答案】 D【知识模块】 数据链路层26 【正确答案】 B【试题解析】 低位交叉存储器采用流水线技术，每 200ns 可向 CPU 提供 128 位二进制信息，但由于每个模块必须间隔一个存取周期方能继续提供信息，故 50ns内，任意模块无法向 CPU 提供 32 位二进制信息。【知识模块】 数据链路层27 【正确答案】 C【知识模块】 数据

19、链路层28 【正确答案】 B【试题解析】 A 为干扰项。各层次的存储系统不是孤立工作的，三级结构的存储系统是围绕主存储器来组织、管理和调度的存储器系统，它们既是一个整体，又要遵循系统运行的原理，其中包括包含性原则。由于 Cache 中存放的是主存中某一部分信息的副本，所以不能认为总容量为两个层次容量的简单相加。【知识模块】 数据链路层29 【正确答案】 D【试题解析】 命中率=Cache 命中的次数所有访问次数，有了这个公式这道题就很容易计算出答案。要注意的一点是仔细审题，题中说的是缺失 50 次，而不是命中 50 次。仔细审题是做对题的第一步。【知识模块】 数据链路层30 【正确答案】 C【试题解析】 由于 Cache 共有 16 块，采用二路组相联映射，因此共有 8 组，0，1，2，7。并且主存的某一字块按模 8 映射到 Cache 某组的任一字块中，即主存的第 0、8、16字块可以映射到 Cache 第 0 组的两个字块的任一字块中，而 129 号单元位于第 4 块主存块中，因此将映射到 Cache 第 4 组的两个字块的任一字块中。【知识模块】 数据链路层31 【正确答案】 A【知识模块】 数据链路层