[考研类试卷]数据的表示和运算模拟试卷3及答案与解析.doc

《[考研类试卷]数据的表示和运算模拟试卷3及答案与解析.doc》由会员分享，可在线阅读，更多相关《[考研类试卷]数据的表示和运算模拟试卷3及答案与解析.doc（23页珍藏版）》请在麦多课文档分享上搜索。

1、数据的表示和运算模拟试卷 3 及答案与解析一、单项选择题下列各题的备选答案中，只有一个是符合题意的。1 下列关于虚拟存储器的论述中，正确的是( )。（A）对应用程序员透明，对系统程序员不透明（B）对应用程序员不透明，对系统程序员透明（C）对应用程序员、系统程序员都不透明（D）对应用程序员、系统程序员都不透明2 在流水线的分类中，“ 线性流水 ”和“非线性流水”是按( )进行分类的。（A）按处理机级别（B）按功能 （C）按工作方式（D）按连接方式3 长度相同但格式不同的两种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可表示的数的范围和精度为（ ）。（A）两者可表示的

2、数的范围和精度相同（B）前者可表示的数的范围大但精度低（C）后者可表示的数的范围大且精度高（D）前者可表示的数的范围大且精度高4 长度相同、格式相同的两种浮点数，假设前者基数大，后者基数小，其他规定均相同，则它们可表示的数的范围和精度为（ ）。（A）两者可表示的数的范围和精度相同（B）前者可表示的数的范围大但精度低（C）后者可表示的数的范围大且精度高（D）前者可表示的数的范围大且精度高5 下列说法中正确的是（ ）。（A）采用变形补码进行加减法运算可以避免溢出（B）只有定点数运算才可能溢出，浮点数运算不会产生溢出（C）定点数和浮点数运算都可能产生溢出（D）两个正数相加时一定产生溢出6 在规格化浮

3、点运算中，若某浮点数为 251.10101，其中尾数为补码表示，则该数（ ）。（A）不需规格化（B）需右移规格化（C）需将尾数左移一位规格化（D）需将尾数左移两位规格化7 浮点数格式如下：1 位阶符，6 位阶码，1 位数符，8 位尾数。若阶码用移码，尾数用补码表示，则浮点数所能表示数的范围是（ ）。（A）-2 63(1-2 -8)263（B） -264(1-2 -7)264（C） -(1-2-8)2632 63（D）-(1-2 -7)264(1-2 -8)2638 某浮点机，采用规格化浮点数表示，阶码用移码表示(最高位代表符号位)，尾数用原码表示。下列哪个数的表示不是规格化浮点数?（ ）阶码尾

4、数阶码尾数（A）11111111，1100000（B） 00111111，1.011101（C） 1000001，0.111111（D）0111111，0.1000109 设浮点数阶的基数为 8，尾数用模 4 补码表示。试指出下列浮点数中哪个是规格化数?（ ）（A）11.111000（B） 00.000111（C） 11.101010（D）11.11110110 下列关于对阶操作说法正确的是（ ）。（A）在浮点加减运算的对阶操作中，若阶码减小，则尾数左移（B）在浮点加减运算的对阶操作中，若阶码增大，则尾数右移；若阶码减小，则尾数左移（C）在浮点加减运算的对阶操作中，若阶码增大，则尾数右移（D）

5、以上都不对11 浮点数的 IEEE754 标准对尾数编码采用的是（ ）。（A）原码（B）反码（C）补码（D）移码12 在 IEEE754 标准规定的 64 位浮点数格式中，符号位为 1 位，阶码为 11 位，尾数为 52 位，则它所能表示的最小规格化负数为（ ）。（A）-(2-2 52)2-1023（B） -(2-2-52)2+1023（C） -12-1024（D）-(1-2 -52)2+204713 按照 IEEE754 标准规定的 32 位浮点数(41A4C000)16 对应的十进制数是（ ）。（A）4.59375（B） -20.59375（C） -4.59375（D）20.5937514

6、 在浮点数编码表示中，（ ）在机器数中不出现，是隐含的。（A）阶码（B）符号（C）尾数（D）基数15 如果某单精度浮点数、某原码、某补码、某移码的 32 位机器数均为OXF0000000。这些数从大到小的顺序是（ ）。（A）浮原补移（B）浮移补原（C）移原补浮（D）移补原浮16 采用规格化的浮点数最主要是为了（ ）。（A）增加数据的表示范围（B）方便浮点运算（C）防止运算时数据溢出（D）增加数据的表示精度17 在浮点运算中，下溢指的是（ ）。（A）运算结果的绝对值小于机器所能表示的最小绝对值（B）运算的结果小于机器所能表示的最小负数（C）运算的结果小于机器所能表示的最小正数（D）运算结果的最低

7、有效位产生的错误18 假定采用 IEEE754 标准中的单精度浮点数格式表示一个数为 45100000H，则该数的值是（ ）。（A）(+1.125) 10210（B） (+1.125)10211（C） (+0.125)l10211（D）(+0.125) 1021019 设浮点数共 12 位。其中阶码含 1 位阶符共 4 位，以 2 为底，补码表示；尾数含1 位数符共 8 位，补码表示，规格化。则该浮点数所能表示的最大正数是（ ）。（A）2 7（B） 28（C） 28-1（D）2 7-120 计算机在进行浮点数的加减运算之前先进行对阶操作，若 X 的阶码大于 Y 的阶码，则应将（ ）。（A）X

8、的阶码缩小至与 Y 的阶码相同，且使 X 的尾数部分进行算术左移（B） X 的阶码缩小至与 Y 的阶码相同，且使 X 的尾数部分进行算术右移（C） Y 的阶码扩大至与 X 的阶码相同，且使 Y 的尾数部分进行算术左移（D）Y 的阶码扩大至与 X 的阶码相同，且使 Y 的尾数部分进行算术右移21 如果浮点数的尾数用补码表示，则下列（ ）中的尾数是规格化数形式。（A）1.11000（B） 0.01110（C） 0.01010（D）1.0001022 设浮点数的基数为 4，尾数用原码表示，则以下（ ）是规格化的数。（A）1.001101（B） 0.001101（C） 1.011011（D）0.000

9、01023 己知 X=-0.87521，Y=0.6252 2，设浮点数格式为阶符 1 位，阶码 2 位，数符 1位，尾数 3 位，通过补码求出 Z=X-Y 的二进制浮点数规格化结果是（ ）。（A）1011011（B） 0111011（C） 1001011（D）以上都不对24 IEEE754 标准中的舍入模式可以用于二进制数也可以用于十进制数，在采用舍入到最接近且可表示的值时，若要舍入成两个有效数字形式，(12.5)D 应该舍入为（ ）。（A）11（B） 13（C） 12（D）1025 下列关于舍入的说法，正确的是（ ）。I，不仅仅只有浮点数需要舍入，定点数在运算时也可能要舍入 II，在浮点数舍

10、入中，只有左规格化时可能要舍入I，在浮点数舍入中，只有右规格化时可能要舍入，在浮点数舍入中，左、右规格化均可能要舍入 V，舍入不一定产生误差（A）I、III 、V（B） I、II、 V（C） V（D）I、26 LU 作为运算器的核心部件，其属于（ ）。（A）时序逻辑电路（B）组合逻辑电路（C）控制器（D）寄存器27 在串行进位的并行加法器中，影响加法器运算速度的关键因素是（ ）。（A）门电路的级延迟（B）元器件速度（C）进位传递延迟（D）各位加法器速度的不同28 加法器中每一位的进位生成信号 g 为（ ）。（A）X iYi（B） XiYi（C） XiYiCi（D）X i+Yi+Ci29 用 8

11、 片 74181 和两片 74182 可组成（ ）。（A）组内并行进位、组间串行进位的 32 位 ALU（B）二级先行进位结构的 32 位 ALU（C）组内先行进位、组间先行进位的 16 位 ALU（D）三级先行进位结构的 32 位 ALU30 组成一个运算器需要多个部件，但下面（ ）不是组成运算器的部件。（A）状态寄存器（B）数据总线（C） ALU（D）地址寄存器31 算术逻辑单(ALU)的功能一般包括（ ）。（A）算术运算（B）逻辑运算（C）算术运算和逻辑运算（D）加法运算32 加法器采用并行进位的目的是（ ）。（A）增强加法器功能（B）简化加法器设计（C）提高加法器运算速度（D）保证加法

12、器可靠性33 在补码的加减法中，用两位符号位判断溢出，两位符号位 SS1SS2=10 时，表示（ ）。（A）结果为正数，无溢出（B）结果正溢出（C）结果负溢出（D）结果为负数，无溢出34 若X 补 =X0，X 1X2X3X4X5.Xn，其中 X0 为符号位，X 1 为最高数位。若（ ），则当补码左移时，将会发生溢出。（A）X 0=X1（B） X0X1（C） X1=0（D）X 1=135 原码乘法是（ ）。（A）先取操作数绝对值相乘，符号位单独处理（B）用原码表示操作数，然后直接相乘（C）被乘数用原码表示，乘数去绝对值，然后相乘（D）乘数用原码表示，被乘数去绝对值，然后相乘36 X、Y 为定点整

13、数，其格式为 1 位符号位，n 位数值位，若采用补码一位乘法实现乘法运算，则最多需要（ ）次加法运算。（A）n-1（B） n（C） n+1（D）n+237 在原码一位乘法中，（ ）。（A）符号位参加运算（B）符号位不参加运算（C）符号位参加运算，并根据运算结果改变结果中的符号位（D）符号位不参加运算，并根据运算结果确定结果中的符号38 原码乘法时，符号位单独处理乘积的方式是（ ）。（A）两个操作数符号相“与”（B）两个操作数符号相“或”（C）两个操作数符号相“异或”（D）两个操作数中绝对值较大数的符号39 实现 N 位(不包括符号位)补码一位乘时，乘积为（ ）位。（A）N（B） N+1（C）

14、2N（D）2N+140 在原码不恢复余数除法(又称原码加减交替法)的算法中，（ ）。（A）每步操作后，若不够减，则需恢复余数（B）若为负商，则恢复余数（C）整个算法过程中，从不恢复余数（D）仅当最后一步不够减时，才恢复一次余数41 下列关于补码除法说法正确的是（ ）。（A）补码不恢复除法中，够减商 0，不够减商 l（B）补码不恢复余数除法中，异号相除时，够减商 0，不够减商 1（C）补码不恢复除法中，够减商 1，不够减商 0（D）以上都不对42 浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为 5 位和 7 位(均含 2

15、位符号位)。若有两个数 X=272932，Y=2 558，则用浮点加法计算 X+Y 的最终结果是（ ）。（A）001111100010（B） 001110100010（C） 010000010001（D）发生溢出43 假定变量 i、f 和 d 的数据类型分别为 int、float 和 double(int 用补码表示，float和 double 分别用 IEEE754 单精度和双精度浮点数格式表示)，已知i=785、 f=1.5678E3、d=1.5E100，若在 32 位机器中执行下列关系表达式，则结果为“真”的是（ ）。I.i=(int)(flom)iII.f=(fIoat)(int)fI

16、II.f=(float)(double)f.(d+f)-d=f（A）仅 I 和 II（B）仅 I 和 III（C）仅 II 和 III（D）仅 IU 和44 float 型数据通常用 IEEE754 单精度浮点数格式表示。若编译器将 float 型：变量 X 分配在一个 32 位浮点寄存器 FRl 中，且 X=-8.25，则 FRl 的内容是（ ）。（A）C1040000H（B） C2420000H（C） C1840000H（D）C1C20000H二、综合题45 某机连接 4 台 I0 设备，设备号分别为 0、l、 2、3。其中设备 0 的优先级最高，设备 3 的优先级最低。系统允许多重中断。

17、 1为了动态提高设备 2 和设备 3 的优先级，初始化时应如何设置对应的 4 位屏蔽字?请选择一个正确答案。2若设备 2 的中断请求得到响应，CPU 在设备 2 的中断服务程序中应如何设置新的屏蔽字?请选择一个正确答案。设备号：0、1、2、3屏蔽字：0 0 0 00 0 1 11 1 0 01 1 1 146 某 CRT 显示器按字符方式工作，每帧显示 20 行50 列字符，字符点阵 6(横)8(纵)，横向间隔 2 点，纵向间隔 4 线。1若帧频为 60Hz，则显示器点频应为多少 MHz?(不考虑回扫及屏幕边缘过量扫描所需的时间)2显示缓冲存储器的内容是什么?其基本容量为多少字节?( 不考虑字

18、符属性)数据的表示和运算模拟试卷 3 答案与解析一、单项选择题下列各题的备选答案中，只有一个是符合题意的。1 【正确答案】 A【知识模块】 数据的表示和运算2 【正确答案】 C【知识模块】 数据的表示和运算3 【正确答案】 B【试题解析】 在浮点数总位数不变的情况下，阶码位数越多，则尾数位数越少。即：表示的数的范围越大，则精度越差(数变稀疏)。【知识模块】 数据的表示和运算4 【正确答案】 B【试题解析】 基数越大，则范围越大，但精度变低(数变稀疏)。【知识模块】 数据的表示和运算5 【正确答案】 C【试题解析】 变形补码，即用两个二进制位来表示数字的符号位，其余与补码相同，所以并不可以避免溢

19、出。定点数和浮点数运算都可能产生溢出，但是溢出判断有区别。在定点运算中，当运算结果超出数的表示范围时，就发生溢出：浮点运算中，运算结果超出尾数表示范围却不一定溢出，只有规格化后阶码超出所能表示的范围时，才发生溢出。【知识模块】 数据的表示和运算6 【正确答案】 C【试题解析】 考查浮点数的规格化。当尾数为补码表示，且为 1.0形式时为规格化数，故只需左移一位，阶码同时应减 1。【知识模块】 数据的表示和运算7 【正确答案】 A【试题解析】 阶码使用移码表示，6 位阶码 1 位阶符，故而能表示的最大值为263，而尾数用补码表示，故而 8 位尾数可表示的范围为-11-2 -8。【知识模块】 数据的

20、表示和运算8 【正确答案】 B【试题解析】 原码表示时，首位为 1 是规格化浮点数。【知识模块】 数据的表示和运算9 【正确答案】 C【试题解析】 当浮点数为正数时，数值位前 3 位不为全 0 时，是规格化数；当浮点数为负数时，数值位前 3 位不为全 1 时，是规格化数。模 4 补码表示即有两位符号位，即变形补码。【知识模块】 数据的表示和运算10 【正确答案】 C【试题解析】 对阶操作，是将较小的阶码调整到与较大的阶码一致，故不存在阶码减小，尾数左移的情况，因而 A、B 项错。【知识模块】 数据的表示和运算11 【正确答案】 A【试题解析】 IEEE754 标准中尾数采用原码表示，且短浮点数

21、、长浮点数采用隐藏位，临时浮点数不采用隐藏位方案。【知识模块】 数据的表示和运算12 【正确答案】 B【试题解析】 长浮点数，其阶码 11 位，尾数 52 位，采取隐藏位策略，故而其最小规格化负数为阶码取最大值 2+1023，尾数取最大值 2-2-52(注意其有隐含位要加 1)，符号位是负。【知识模块】 数据的表示和运算13 【正确答案】 D【试题解析】 32 位浮点数，1 位符号位，8 位阶码；写成二进制为：01000001101001001100000000000000，故而阶码是 10000011-01111111=4；又是正数，2 4=16，所以为一个大于 16 的数，即可知只有 D

22、为正确答案。【知识模块】 数据的表示和运算14 【正确答案】 D【试题解析】 浮点数表示中基数的值是约定好的，故隐含。【知识模块】 数据的表示和运算15 【正确答案】 D【试题解析】 这个机器数的最高位为 1，对于原码、补码、单精度浮点数而言为负数，对于移码而言为正数，所以移码最大，而补码为-2 28，原码为-(2 30+229+228)，单精度浮点数为-1.02 97。【知识模块】 数据的表示和运算16 【正确答案】 D【试题解析】 和非规格化的浮点数相比，采用规格化的浮点数主要是为了增加数据的表示精度。【知识模块】 数据的表示和运算17 【正确答案】 A【试题解析】 当运算结果在 0 至规

23、格化最小正数之间称为正下溢，在 0 至规格化最大负数之间称为负下溢，正下溢和负下溢统称为下溢。【知识模块】 数据的表示和运算18 【正确答案】 B【试题解析】 写成二进制表示为 01000101000100000000000000000000，第一位为符号位，表示正数，随后 8 位(float 型)10001010 为用移码表示的阶码，故而减去01111111 后得十进制数 11，而 IEEE754 标准中单精度浮点数在阶码不为 0 时隐含1，故而尾数为(1.0010) B=(1.125)D。【知识模块】 数据的表示和运算19 【正确答案】 D【试题解析】 为使浮点数取正数最大，可使尾数取正数

24、最大，阶码取正数最大。尾数为 8 位补码(含符号位)，正值最大为 0.1111111，即 1-2-7，阶码为 4 位补码(含符号位)，正值最大为 0111，即 7，则最大正数为(1-2 -7)27=27-1。【知识模块】 数据的表示和运算20 【正确答案】 D【试题解析】 浮点数加减运算时，首先要进行对阶，根据对阶的规则，阶码和尾数将进行相应的操作。对阶的规则是，小阶向大阶看齐。即阶码小的数的尾数右移，每右移一位，阶码加 1，直到两数的阶码相等为止。【知识模块】 数据的表示和运算21 【正确答案】 D【试题解析】 补码的规格化表示是小数点后一位与符号位不同，故选择 D。【知识模块】 数据的表示

25、和运算22 【正确答案】 C【试题解析】 原码表示的规格化小数是小数点后 2 位(基值为 4，用 2 位表示)不为 0 的小数。【知识模块】 数据的表示和运算23 【正确答案】 B【试题解析】 将 X=-0.87521 和 Y=0.62522 写成 7 位浮点数形式，有 X=0011001和 Y=0100101，对阶之后，X=0101100，对阶后尾数做减法，结果需要进行右规，最终结果 Z=0111011。【知识模块】 数据的表示和运算24 【正确答案】 C【试题解析】 由于最后一位是 5，而要使结果中最小有效位数是偶数，那么向下舍入为 12。【知识模块】 数据的表示和运算25 【正确答案】

26、C【试题解析】 舍入是浮点数的概念，定点数没有舍入的概念。浮点数舍入的情况有两种：对阶、右规格化。舍入不一定产生误差，如向下舍入 11.00 到 11.0 时是没有误差的。【知识模块】 数据的表示和运算26 【正确答案】 B【试题解析】 ALU 是由组合逻辑电路构成的，最基本的部件是并行加法器。由于单纯的 ALU 不能够存储运算结果和中间变量，往往将 ALU 和寄存器或暂存器相连。【知识模块】 数据的表示和运算27 【正确答案】 C【试题解析】 提高加法器的运算速度最直接的方法就是多位并行加法。本题中 4个选项均会对加法器的速度产生影响，但只有进位传递延迟对并行加法器的影响最为关键。【知识模块

27、】 数据的表示和运算28 【正确答案】 B【试题解析】 在设计多位加法器时，为了加快运算速度而采用了快速进位链，即对加法器的每一位都生成两个信号：进位信号 g 和进位传递信号 p，其中g=XiYi，p=X iYi。【知识模块】 数据的表示和运算29 【正确答案】 B【试题解析】 每个 74181 为 4 位的内部先行进位的 ALU 芯片，74182 是 4 位的先行进位芯片，每 4 片 74181 与一片 74182 相连，可组成一个两级先行进位结构的16 位 ALU，两个这种结构的 16 位 ALU 串行进位构成两级先行进位的 32 位ALU。【知识模块】 数据的表示和运算30 【正确答案】

28、 D【试题解析】 ALU 为运算器核心，数据总线供 ALU 与外界交互数据使用，溢出标志即为一个状态寄存器。【知识模块】 数据的表示和运算31 【正确答案】 C【试题解析】 ALU 既能进行算术运算又能进行逻辑运算。【知识模块】 数据的表示和运算32 【正确答案】 C【试题解析】 并行进位可以大大提高加法器的运算速度。【知识模块】 数据的表示和运算33 【正确答案】 C【试题解析】 用两位符号位判断溢出时，当两个符号位不同时表示溢出，01 时表示正溢出；10 时表示负溢出；当两个符号位相同时(11 或 00)表示没有溢出。【知识模块】 数据的表示和运算34 【正确答案】 B【试题解析】 溢出判

29、别法有两种适用于此种情况：一是加一个符号位变为双符号位，然后左移，如果两符号位不同则溢出，故而 X0X1 时溢出；二是数值位最高位进位和符号位进位不同则溢出，同样可知 X0X1 时溢出。【知识模块】 数据的表示和运算35 【正确答案】 A【试题解析】 原码一位乘法中，符号位与数值位是分开进行运算的。运算结果的数值部分是乘数与被乘数数值位的乘积，符号是乘数与被乘数符号位的异或。【知识模块】 数据的表示和运算36 【正确答案】 C【试题解析】 补码一位乘最多需要 n 次移位，n+1 次加法运算。原码乘法移位和加法运算最多均为 n 次。【知识模块】 数据的表示和运算37 【正确答案】 B【试题解析】

30、 在原码一位乘法中，符号位不参加运算，符号位单独处理，同号为正，异号为负。【知识模块】 数据的表示和运算38 【正确答案】 C【试题解析】 原码的符号位为 1 表示负数，为 0 表示正数。原码乘法时，符号位单独处理，乘积的符号是两个操作数符号相“异或”，同号为正，异号为负。【知识模块】 数据的表示和运算39 【正确答案】 C【试题解析】 补码一位乘法运算过程中一共向右移位 N 次，加上原先的 N 位，一共是 2N 位数值位。【知识模块】 数据的表示和运算40 【正确答案】 C【试题解析】 原码不恢复余数除法即加减交替法，从不恢复余数。【知识模块】 数据的表示和运算41 【正确答案】 B【试题解

31、析】 补码除法(不恢复余数法加减交替法)，异号相除是看够不够减，然后上商，够减则商 0，不够减商 1。【知识模块】 数据的表示和运算42 【正确答案】 D【知识模块】 数据的表示和运算43 【正确答案】 B【知识模块】 数据的表示和运算44 【正确答案】 A【知识模块】 数据的表示和运算二、综合题45 【正确答案】 1选择答案 ，屏蔽字为 1 1 0 0。2选择答案 ，屏蔽字为 0 0 l 1。【知识模块】 数据的表示和运算46 【正确答案】 1由于每个字符点阵 68，每帧显示 20 行50 列，横向间隔 2点，纵向间隔 4 线，帧频为 60Hz。所以，点频为：602012508=5.76MHz2显示缓冲器的内容是字符编码，基本容量为 2050=1000 字节。【知识模块】 数据的表示和运算