ITU-T G 726 APP II SPANISH-1991 Description of the digital test sequences for the verification of the G 726 40 32 24 and 16 kbit s ADPCM algorithm《G 726 4032 24和16 kbit s自适应差分脉冲编码调.pdf

《ITU-T G 726 APP II SPANISH-1991 Description of the digital test sequences for the verification of the G 726 40 32 24 and 16 kbit s ADPCM algorithm《G 726 4032 24和16 kbit s自适应差分脉冲编码调.pdf》由会员分享，可在线阅读，更多相关《ITU-T G 726 APP II SPANISH-1991 Description of the digital test sequences for the verification of the G 726 40 32 24 and 16 kbit s ADPCM algorithm《G 726 4032 24和16 kbit s自适应差分脉冲编码调.pdf（16页珍藏版）》请在麦多课文档分享上搜索。

1、 UNIN INTERNACIONAL DE TELECOMUNICACIONES UIT-T G.726SECTOR DE NORMALIZACIN DE LAS TELECOMUNICACIONES DE LA UIT Apndice IISoporte lgico(03/91)SERIE G: SISTEMAS Y MEDIOS DE TRANSMISIN, SISTEMAS Y REDES DIGITALES Sistemas de transmisin digital Equipos terminales Codificacin de seales analgicas mediant

2、e mtodos diferentes de la MIC Descripcin de las secuencias de pruebas digitales para la verificacin de los algoritmos MICDA a 40, 32, 24 y 16 kbit/s de la Recomendacin G.726 PREFACIO La UIT (Unin Internacional de Telecomunicaciones) es el organismo especializado de las Naciones Unidas en el campo de

3、 las telecomunicaciones. El UIT-T (Sector de Normalizacin de las Telecomunicaciones de la UIT) es un rgano permanente de la UIT. Este rgano estudia los aspectos tcnicos, de explotacin y tarifarios y publica Recomendaciones sobre los mismos, con miras a la normalizacin de las telecomunicaciones en el

4、 plano mundial. La Conferencia Mundial de Normalizacin de las Telecomunicaciones (CMNT), que se celebra cada cuatro aos, establece los temas que han de estudiar las Comisiones de Estudio del UIT-T, que a su vez producen Recomendaciones sobre dichos temas. La aprobacin de Recomendaciones por los Miem

5、bros del UIT-T es el objeto del procedimiento establecido en la Resolucin N. 1 de la CMNT. En ciertos sectores de la tecnologa de la informacin que corresponden a la esfera de competencia del UIT-T, se preparan las normas necesarias en colaboracin con la ISO y la CEI. PROPIEDAD INTELECTUAL La UIT se

6、ala a la atencin la posibilidad de que la utilizacin o aplicacin de la presente Recomendacin suponga el empleo de un derecho de propiedad intelectual reivindicado. La UIT no adopta ninguna posicin en cuanto a la demostracin, validez o aplicabilidad de los derechos de propiedad intelectual reivindica

7、dos, ya sea por los miembros de la UIT o por terceros ajenos al proceso de elaboracin de Recomendaciones. En la fecha de aprobacin de la presente Recomendacin, la UIT ha recibido/no ha recibido notificacin de propiedad intelectual, protegida por patente, que puede ser necesaria para aplicar esta Rec

8、omendacin. Sin embargo, debe sealarse a los usuarios que puede que esta informacin no se encuentre totalmente actualizada al respecto, por lo que se les insta encarecidamente a consultar la base de datos sobre patentes de la TSB. UIT 1997 Es propiedad. Ninguna parte de esta publicacin puede reproduc

9、irse o utilizarse, de ninguna forma o por ningn medio, sea ste electrnico o mecnico, de fotocopia o de microfilm, sin previa autorizacin escrita por parte de la UIT. Recomendacin G.726 Apndice II Soporte lgico (03/91) 1 DESCRIPCIN DE LAS SECUENCIAS DE PRUEBAS DIGITALES PARA LA VERIFICACIN DE LOS ALG

10、ORITMOS MICDA A 40, 32, 24 Y 16 KBIT/S DE LA RECOMENDACIN G.726 1 Introduccin Esta gua describe las secuencias (vectores) de prueba para los algoritmos MICDA de la Recomendacin G.726 a las cuatro velocidades binarias fijas (16 kbit/s, 24 kbit/s, 32 kbit/s, 40 kbit/s), para la ley-A y la ley-. Reprod

11、uce principalmente el texto de la carta colectiva N. 11/XV del CCITT del 21 de marzo de 1991. Las nicas modificaciones corresponden al agrupamiento en dos disquetes de 3“ de los ficheros que se encontraban anteriormente en la disquete de 5“. Las pruebas se disponen en dos disquetes diferentes, uno p

12、ara la ley- y otro para la ley-A. Para cada ley, el disquete contiene los vectores de prueba de reinicializacin y los vectores de prueba de convergencia. Los disquetes responden al sistema operativo MS-DOS y son de 3 pulgadas1. En cada disquete, los ficheros se distribuyen en subdirectorios que corr

13、esponden a cada una de las velocidades binarias para el caso de inicializacin y convergencia. El fichero READ.ME enumera el contenido de cada implementacin. 2 Descripcin general El procedimiento de prueba de verificacin consiste en la aplicacin de una secuencia de entrada a una realizacin MICDA, ver

14、ificando que la secuencia de salida es la misma secuencia que en el fichero de salida para las mismas condiciones (ley de codificacin MIC, tipo de entrada, estado inicial de la implementacin). Hay tres tipos de secuencias de entrada. El primer tipo consta de varias entradas MIC sinusoidales que son

15、representativas de las seales previstas en funcionamiento normal. Dichas seales se denominan “entradas normales“. Un segundo grupo de secuencias de entrada es el conjunto de “entradas de sobrecarga“ que contiene seales MIC de amplitudes muy grandes. El tercer grupo es el conjunto de secuencias MICDA

16、 realizables por el algoritmo en una manera que no es posible con ninguna secuencia de entrada MIC. Estas secuencias prueban las caractersticas aritmticas y algortmicas del decodificador MICDA, llevndolo a estados a los que no se puede llegar mediante seales MIC en condiciones normales. Por ejemplo,

17、 estos estados pueden producirse como consecuencia de errores en la lnea de transmisin. A estas secuencias intermedias se las denomina “entradas-I“. Los valores (o muestras) contenidos en un fichero de prueba vienen dados en representacin hexadecimal ASCII con dos caracteres hexadecimales, por valor

18、 de 8 bits. En los ficheros con valores MICDA de 5 bits, los 3 bits ms significativos se ponen a 0. Los ficheros que contienen valores MICDA de 4 bits tienen los 4 bits ms significativos de cada valor puestos a 0. Los ficheros que contienen valores MICDA de 3 bits tienen los 5 bits ms significativos

19、 de cada palabra puestos a 0. Para los ficheros que contienen valores MICDA de 2 bits, los 6 bits ms significativos se ponen a 0. Todas las entradas de ley-A MIC van segn el formato especificado en el cuadro 1a/G.711, es decir, los bits pares estn invertidos. _ 1Se ha observado que estos disquetes n

20、o siempre se copian correctamente utilizando DISKCOPY debido a la interaccin de DISKCOPY con ciertas secuencias de caracteres que se hallan en los vectores de prueba. Cada fichero debe copiarse individualmente utilizando COPY, o se debe utilizar XCOPY en lugar de DISKCOPY. 2 Recomendacin G.726 Apndi

21、ce II Soporte lgico (03/91) Cada lnea de cada fichero contiene hasta 32 valores (o 64 caracteres) y termina con un carcter de cambio de lnea. Se agregan a cada fichero dos caracteres hexadecimales que representan el resultado de un clculo de suma de comprobacin en todo el fichero. Esta suma de compr

22、obacin es el resto de la divisin por 255 de la suma de todos los valores de muestra (dos caracteres hexadecimales comprenden un valor de muestra) en el fichero. 3 Configuracin de prueba Las secuencias de prueba se derivan de las dos configuraciones indicadas en las figuras 1 y 2 respectivamente. La

23、configuracin de la figura 1 es la disposicin en la que el codificador transmite (sin errores) al decodificador. La configuracin de la figura 2 permite generar palabras MICDA que normalmente no procederan de un codificador ni de una palabra de entrada MIC. Los formatos de palabras para las diversas s

24、ecuencias se indican en el cuadro 1. S SDIT1527700-97Secuencia deentrada MICSecuencia desalida MICDASecuencia desalida MICCodificador DecodificadorFigura 1 Configuracin del codificador y decodificador S SDT1527710-97Secuencia deentrada MICDADecodificadorSecuencia desalida MICFigura 2 Configuracin de

25、l decodificador solamente Cuadro 1 Formato de palabra para las secuencias de prueba Nombre Descripcin Formato de palabra S Palabra de entrada MIC Idntico al de SP, descrito en el subbloque COMPRESS del ajustador de codificacin sncrona (4.2.8/G.726). I Palabra MICDA Como se especifica en el subbloque

26、 RECONST del cuantificador adaptativo inverso (4.2.3/G.726). SD Palabra de salida MIC Idntico al de SP, descrito en el subbloque COMPRESS (4.2.8/G.726). 4 Combinaciones de prueba El estado inicial de la implementacin debe ser un estado de reinicializacin del algoritmo definido en el cuadro 2, o un e

27、stado inicial bien definido que sigue a la aplicacin de una secuencia de Recomendacin G.726 Apndice II Soporte lgico (03/91) 3 inicializacin (o de vuelta a un estado determinado). De esta manera, hay dos tipos de secuencias de prueba, las secuencias de reinicializacin y las de vuelta a un estado det

28、erminado. Cuadro 2 Valores de estado en la reinicializacin Variable Valor A1, A20 B1, ., B60 DQ1, ., DQ632 PK1, PK20 SR1, SR232 TD 0 YL 34 816 YU 544Las secuencias de vuelta a un estado determinado se basan en los estados iniciales que siguen a la aplicacin de una secuencia de inicializacin (o de vu

29、elta a un estado determinado). Estas secuencias de inicializacin se describen con ms detalle en 6.4. Para cada estado inicial, se consideran ambas leyes MIC (ley-A y ley-). Para el interfuncionamiento de ambas leyes MIC, deben considerarse cuatro combinaciones posibles de entrada/salida, como se ind

30、ica en el cuadro 3. Cuadro 3 Combinaciones entrada/salida Entrada Salida Ley-A Ley-A Ley- Ley-Ley-A Ley- Ley- Ley-A5 Organizacin de la prueba Los cuadros 4 a 7 contienen los nombres de los ficheros que contienen diversas secuencias de reinicializacin/vuelta a un estado determinado para los casos sig

31、uientes: 1) ley-; 2) ley-A; 3) A; y 4) A . Los ficheros cuyos nombres empiezan con una “R“ contienen las secuencias de reinicializacin, mientras que los nombres de las secuencias de vuelta a un estado determinado empiezan con una “H“. El sufijo “.I“ se reserva para la respuesta del codificador MICDA

32、 intermedia a la entrada MIC. Los ficheros con el sufijo “.O“ son ficheros MIC de salida. 4 Recomendacin G.726 Apndice II Soporte lgico (03/91) Cuadro 4 Secuencias de reinicializacin y de vuelta a un estado determinado para la ley- Normal Entrada-I Sobrecarga Algoritmo Entrada (MIC) Intermedia (MICD

33、A) Salida (MIC) Entrada(MICDA)Salida (MIC) Entrada(MIC) Intermedia (MICDA) Salida (MIC) 16F NRM.M RN16FM.I HN16FM.I RN16FM.O HN16FM.O I16 RI16FM.OHI16FM.O OVR.M RV16FM.I HV16FM.I RV16FM.OHV16FM.O 24F NRM.M RN24FM.I HN24FM.I RN24FM.O HN24FM.O I24 RI24FM.OHI24FM.O OVR.M RV24FM.I HV24FM.I RV24FM.OHV24F

34、M.O 32F NRM.M RN32FM.I HN32FM.I RN32FM.O HN32FM.O I32 RI32FM.OHI32FM.O OVR.M RV32FM.I HV32FM.I RV32FM.OHV32FM.O 40F NRM.M RN40FM.I HN40FM.I RN40FM.O HN40FM.O I40 RI40FM.OHI40FM.O OVR.M RV40FM.I HV40FM.I RV40FM.OHV40FM.O Cuadro 5 Secuencias de reinicializacin y de vuelta a un estado determinado para

35、la ley-A Normal Entrada-I Sobrecarga Algoritmo Entrada (MIC) Intermedia (MICDA) Salida (MIC) Entrada(MICDA)Salida (MIC) Entrada(MIC) Intermedia (MICDA) Salida (MIC) 16F NRM.A RN16FA.I HN16FA.I RN16FA.O HN16FA.O I16 RI16FA.O HI16FA.O OVR.A RV16FA.I HV16FA.I RV16FA.O HV16FA.O 24F NRM.A RN24FA.I HN24FA

36、.I RN24FA.O HN24FA.O I24 RI24FA.O HI24FA.O OVR.A RV24FA.I HV24FA.I RV24FA.O HV24FA.O 32F NRM.A RN32FA.I HN32FA.I RN32FA.O HN32FA.O I32 RI32FA.O HI32FA.O OVR.A RV32FA.I HV32FA.I RV32FA.O HV32FA.O 40F NRM.A RN40FA.I HN40FA.I RN40FA.O HN40FA.O I40 RI40FA.O HI40FA.O OVR.A RV40FA.I HV40FA.I RV40FA.O HV40

37、FA.O Cuadro 6 Secuencias cruzadas de reinicializacin y de vuelta a un estado determinado para A Normal Sobrecarga Algoritmo Entrada (MIC) Intermedia (MICDA) Salida (MIC) Entrada (MIC) Intermedia (MICDA) Salida (MIC) 16F NRM.M RN16FM.I HN16FM.I RN16FC.O HN16FC.O OVR.M RV16FM.I HV16FM.I RV16FC.O HV16F

38、C.O 24F NRM.M RN24FM.I HN24FM.I RN24FC.O HN24FC.O OVR.M RV24FM.I HV24FM.I RV24FC.O HV24FC.O 32F NRM.M RN32FM.I HN32FM.I RN32FC.O HN32FC.O OVR.M RV32FM.I HV32FM.I RV32FC.O HV32FC.O 40F NRM.M RN40FM.I HN40FM.I RN40FC.O HN40FC.O OVR.M RV40FM.I HV40FM.I RV40FC.O HV40FC.O Cuadro 7 Secuencias cruzadas de

39、reinicializacin y de vuelta a un estado determinado para A Normal Sobrecarga Recomendacin G.726 Apndice II Soporte lgico (03/91) 5 Algoritmo Entrada (MIC) Intermedia (MICDA) Salida (MIC) Entrada (MIC) Intermedia (MICDA) Salida (MIC) 16F NRM.A RN16FA.I HN16FA.I RN16FX.O HN16FX.O OVR.A RV16FA.I HV16FA

40、.I RV16FX.O HV16FX.O 24F NRM.A RN24FA.I HN24FA.I RN24FX.O HN24FX.O OVR.A RV24FA.I HV24FA.I RV24FX.O HV24FX.O 32F NRM.A RN32FA.I HN32FA.I RN32FX.O HN32FX.O OVR.A RV32FA.I HV32FA.I RV32FX.O HV32FX.O 40F NRM.A RN40FA.I HN40FA.I RN40FX.O HN40FX.O OVR.A RV40FA.I HV40FA.I RV40FX.O HV40FX.O 5.1 Secuencias

41、de prueba de reinicializacin Las secuencias de prueba disponibles cuando el estado inicial del algoritmo es el estado de reinicializacin, son: 1) Secuencias de entrada de codificador MIC de ley- (ley-A) para funcionamiento normal: NRM.M y NRM.A. 2) Secuencias de salida de codificador MICDA correspon

42、dientes a la entrada en 1) y para las diversas velocidades: RN16FM.I, RN16FA.I, RN24FM.I, RN24FA.I, RN32FM.I, RN32FA.I, RN40FM.I y RN40FA.I. 3) Secuencias de salida de decodificador MIC de ley- (ley-A) correspondientes a la entrada MICDA en 2): RN16FM.O, RN16FA.O, RN24FM.O, RN24FA.O, RN32FM.O, RN32F

43、A.O, RN40FM.O y RN40FA.O. 4) Secuencias intermedias MICDA que se aplican al decodificador: I16, I24, I32 e I40. 5) Secuencia de salida MIC de ley- (ley-A) correspondiente a la entrada del decodificador MICDA de entrada-I en 4): RI16FM.O, RI16FA.O, RI24FM.O, RI24FA.O, RI32FM.O, RI32FA.O, RI40FM.O y R

44、I40FA.O. 6) Secuencia de entrada de codificador MIC de ley- (ley-A) para condiciones de sobrecarga: OVR.M y OVR.A. 7) Secuencia de salida de codificador MICDA en respuesta a la entrada en 6): RV16FM.I, RV16FA.I, RV24FM.I, RV24FA.I, RV32FM.I, RV32FA.I, RV40FM.I y RV40FA.I. 8) Secuencia de salida MIC

45、de ley- (ley-A) correspondiente a la salida de codificador MICDA en 7): RV16FM.O, RV16FA.O, RV24FM.O, RV24FA.O, RV32FM.O, RV32FA.O, RV40FM.O y RV40FA.O. 9) Secuencias cruzadas de prueba A y A para los casos normal y de sobrecarga: RN16FC.O, RV16FC.O, RN24FC.O, RV24FC.O, RN32FC.O, RV32FC.O, RN40FC.O,

46、 RV40FC.O, RN16FX.O, RV16FX.O, RN24FX.O, RV24FX.O, RN32FX.O, RV32FX.O, RN40FX.O y RV40FX.O. 5.2 Secuencias de prueba de vuelta a un estado determinado Las secuencias de prueba en este caso son: 1) Secuencia de inicializacin (vuelta a un estado determinado) para llevar la implementacin a un estado in

47、icial conocido: PCM INIT.M para la ley- y PCM INIT.A para la ley-A. 2) Secuencia de entrada de codificador MIC de ley- (ley-A) para funcionamiento normal que empieza a partir de este estado normal: NRM.M y NRM.A. 3) Secuencia de salida de codificador MICDA correspondiente a la entrada en 2): HN16FM.

48、I, HN16FA.I, HN24FM.I, HN24FA.I, HN32FM.I, HN32FA.I, HN40FM.I y HN40FA.I. 6 Recomendacin G.726 Apndice II Soporte lgico (03/91) 4) Secuencia de salida de decodificador MIC de ley- (ley-A) correspondiente a la salida del codificador MICDA en 3): HN16FM.O, HN16FA.O, HN24FM.O, HN24FA.O, HN32FM.O, HN32F

49、A.O, HN40FM.O y HN40FA.O. 5) Secuencia de inicializacin MICDA para el funcionamiento de la entrada-I: I_INI_16.M, I_INI_24.M, I_INI_32.M e I_INI_40.M para la ley-; I_INI_16.A, I_INI_24.A, I_INI_32.A e I_INI_40.A para la ley-A. 6) Secuencia de salida MIC de ley- (ley-A) correspondiente a la entrada del decodificador MICDA de entrada-I en 5): HI16FM