QJ 1553.2-1988 STD总线技术规范.16位STD总线技术规范.pdf

《QJ 1553.2-1988 STD总线技术规范.16位STD总线技术规范.pdf》由会员分享，可在线阅读，更多相关《QJ 1553.2-1988 STD总线技术规范.16位STD总线技术规范.pdf（37页珍藏版）》请在麦多课文档分享上搜索。

1、Q.J 中华人民共和国航天工业部部标准QJ 1553.2-88 STD总线技术规范16位STD总线技术规范1988-04-25发布1988-12-31实施中华人畏共和国戴安工业部发布目次1 主题内容与适用范围. e . . ( 1 ) 2逻辑规范.，. ( 1 ) 3 信号描述.E., . . (3 ) 4 定时规范. . . ( 8) 5 逻辑信号特性-. . . . . . . . (11) 6 总线驱动和负载特性. . . . . . . . . . . . . . . . . . . . (11) 附录ASTD总线实施细则(补充件)E ( 12 ) 附录BSTD指令助记符(补充件).

2、. .,. ( 24) 中华人民共和噩航卖.r:业部部标准QJ 15毒草.2-88STD总结技术锺范16佳STD总结技术规范采用时刻划分法使SYD总线能支持20位存储器寻址和16位数据传输。E写此，STD总线支持泊位处理器。每据传输的案组表虫草干主1EMI委主A, 待位。全孚长传输。主善字节传输c 阳市传能不传数据高军泣与地址总统分岳;传送，11jiD8DI5，与A8Al.一一对应多分黯传送MEMEX有效电乎与MC.SYNMCSYiC刻有效沿运会以钱存离字节数吉普。: 塞霉内容与远霹1111i辛二标准运用于16位STD总竟是苦鼻皇宫设计和生产，用户亦应参照使泪。本标准忽摇g聋重件尺寸总线连接器

3、总统苦i部分配信号寇义运气条件读/写眩读/写时阂宽度参数本标准不包辈革a要重件功能黑户接日军换性2 逻辑巍毒草总线连接苦苦111理功能分配，总线寻j梆运会成51、王。能组a逻辑电.总钱掬16数据总线掬7-14航天工业部1988-04甲豁徽准?草草草一1231实施i QJl &53.288 地址总线控制总线辅助电源总线j51脚|信号高称辑州注逻电总, , Vcc 脚15-30脚31-52!用53-56表l总线连接器引脚的功能分配件酣| 线路面向王|豆面-ia叫王点一点一豆再二百ItrJ歹Err; 耐人输入输入/输出l输入/输出|输入/输出|输入/揄出l逻辑电流(十5V)逻辑地逻蝇偏庄/备用电?也

4、电源2 Vcc 4 GN lJ 山呻，、，源压电地偏号辑辑辑信遐逻逻电一入人二输始-输入3210 2222 AAAA /J/,1 7654 DDDD 8024 111 础钱线展目扩星atsl刀放输入/输出l数据总统/地址扩l输入/输出输入/输出蝇纠!输入/输出11晰响应习作访问守、统主HL来臼处理榕的I，j忡优先键输出6 VBB#21 DCPC 一一输出| 输出输出输出地址总统/数据输出输出输出输出山山出出精出出入输输入输输输|11|i!陶li-牛:-HHHUUM一旷XKO户DDDDDDsa-RE队ASCi;Jd/JBD-DMM币mumE43210/-tl251E U旧的UMUUMMM-EMm

5、肌Nm-o 68024680-246802 11222223F333344 i-hVH神E-11 总一或号斟展时JU出一器信地扩运耿响地一倍写00新归线一存刚C总出出出出出出出出一出输输输输输输轨输一输76543210-m咀AAAAAAAA-u 57913579-1 11122222-s 地且总公一3 GND 5 I飞BB#1/ VBA1 数据启战7 i 9 D3/ A !9 D2/A18 DI/AI7 O/AI6 输出输入/输出输出输出输出出八出出山构怕打输柿rumk hR3C 山川剧山l川hcp-co 35791 44445 11 13 控33 IORO 35 10EXP 击。37 I R

6、EFRE5H ，(主39 I 51 A 1U5I BUSAK. 41 线, -44 I INTRQ I 输入46! NMIRQ I 输人I PBRESET I 输入曰CN1RLI 输入52l m | 输人展线读存储椅或。存储器地址选择存储器扩展CPU机糟周期间步信号CPU状态总线请求f断请求非b手融中断技键复i主辅助定时时钟优先键输入QJ1553.2-8I! 续表11 元怦商I 线二EFFE主ELE豆豆豆事!: 53 ! AUXGND 输入i 辅助地, 54! AUxGND 辅助电, 1, 55 ! AU芷+Vi 输入| 辅助芷电楝: 56 i AUXV i原总线|I (+12V) 注2指1l

7、电平有数路面情?再丁输输总线连接辘引脚功能分配见表1，信号流方向以当前主控插件为准。3 铺哥描述说明辅助她辅勤电椅( -12V ) 3.1 电源J总线(脚1-6和脚53-56)，两组电源总线是为了适应逻辑和模拟电源分配。有多达S种独立电源可供使用。分用两条接地钱如表2所示，弓|脚5和6可供替换使用。若用于替换目前，如j插件上应有切断措施以防止冲突，表2电源总钱引脚功能分配引脚说明注将1, 2 逻辑电f育、逻辑电源(+5V)3, 4 逻辑地逻辑电源的接地线5 偏置电压低电流逻辑供电电源l(-5V)5 ) 备用电池电fF.备用电池供电电压6 偏置电庄低电流逻辑供电电源2(-5V)6) 直流电源掉电

8、信号备用的直流电源掉电信号53 , 54 辅助地辅助电源的地钱55 辅助正电源iE直流电源(+ 12V ) 56 辅助负吃惊负直梳电源(- f2V ) 注.1)脚5VBAT-咆泄备用电压.VBAT是一个直流电压.2 )脚6DCPD-一-直流电源掉电信号.DCPD是一个指示Vcc电源电压降低到推荐的极限值以下的逻辑信号-3.2戴植总钱数据总线(脚7-14)(8位，双向、三态、高电平有效)。数据总线方向由当前的主控插件控制，并受读(RD竹，写(WR川和中断响应(JNTAK川等信号影响。所有的插件在不使用数据总线时都应帮放总线成高阻状态，常任主控插件为了响应总线3 QJI553.2-88 请求(BU

9、SRO*)输入，必须释放总线给临时主控插件如DMA传输。数据总线的各条线可能被分时复用以扩展存储空间。傲地址扩展时引脚分配1世按表I实现。3.3 地扯总缉地址总线(脚15-30)(16位，三态，高电平有效)。地址总线由当前主控捅件发出。常任主控插件为了响应来自临时主控插件的BUSRO*输入，应释放地址总线。地址J总线提供16条地址线存储器或1/0译码。由存储器请求(MEMRO门和1/0请求，(IORO* )控制线民分这两种操作，由具体的微处理器决定地址线数目和如何使用这些地址线见袤3。表3地址总线用法举例| 地址且线刷新期间| 阳地址总线数目处理器数曰地址居线以1/0形式映射1/0以存储器形式

10、映射1/08080 16 低8位16 8085 16 低8位16 Z80 16 f昆7位低8位16 6800 16 16 6809 16 16 11502 16 16 NSC800 16 低7j在低8位16 8088 20 低16位20 8086 20 (1!; 16jsr 问/A68000 24 低16w.N/A 地址线可通过分时复用扩展到数据线上。地址扩展的引脚分配应按表l进行。地址总线可多分时复用为数据字扩展。3.4 撞制总续控制总线(脚31-52)，控制总线各信号绞分为目，即有储器和J，/Ot-i.制，外部设备定时、时钟和复位、中断和总线扣制及串行优先链。3.4.1 存储疆和1/0控制

11、镜存储器和1/0控制线提供某本的存储器和1/0控制信号，较简单tr:1应用场合可以只需要下列6个控制信号。所有STD总线插件都必须支持存储器和1/0控制线。a. 脚31WR*-写存储器或输出(三态低电平有效)WR*由当前宅控插件发出，并指明总线上保持着.或将保持写到被寻址的存储器或输出4 Ql15S3.2-88 设备的有效数据。WR督是写数据到存储器或输出口的信号。b. 脚32RDO_读存储器，输入(三态，低电平有效)RDO由当前控桶件发出，井表示需要从存储器或输入口读数据，被选定的输入设备或存储榕必须用此信号将数据选通到总线上。C. 脚33JORQ*-1tO请求(三态，低电平有效10RQ铮由

12、当前主传插件发出，它表示进行1/0读或写或特定操作，此信号供I/b插件伎咽。2与RD飞成与WRO同时选通以，确定J/O读或写操作。对某些处理器IOROO要与其它处理报信号一起选通以表示某种特定操作，对z-80用IORQO与STATUS1*(MIO) 起表市中断响应。d. 脚34MEMRO#-tf储幡i青位(三态，低电平存效)MF、MROFl1当前主控插件发出，并指明使用存储帮插件，用它与RD或WR共同选通以表示存贮器操作类型，X.j且i且处理将MEMRO*-;封一些处理器信号共同选通以表示某种特定操作。MEMRO恰与STATUSI叫DT/R*)和STATUSO(SSO*)一起选通表示8088处

13、于技功状态。e. !却35JOEXP-I/O扩展(高电平为扩展，低电平为选通)IOEXl可由任何源发出，并用来扩展或选通1/0口地址。低电平启动基本1/0操作，其它J;0插件必须详码JOEXP。f. 脚36MEMEx一存储樨扩展(高电平为扩展，低电平为选通)M五MEXnf从任何源发出，并应用于扩展或存储祷寻址。低电平选通基本系统存储器。MF.MEX可用于存贮器复盏，如弓l导操作，控制摇件r11!w断基本系统存储器而使用替换存储器，存储器从插件J&译码MEMEX。对16位系统MEMEX用以表示高字节或全字长传送。3.4.2 外部能警定时撞嗣雄外部设备定时控制线提供控制信号，支持具有本系列外部设备

14、和微处理器的STD总线。STD总线的意图是支排任一种8位微处理器，大多数外部设备只能与其相应的徽纯理器一起1作，总线中有四根控制线专为外部设备定时而用，这些控制线是专为某种微处理设计的，故处理器能最好地支恃官自己的外部设备，本总线就不会只局限于种处理器。a. 脚37REFRESH刷新定时(三态，低电平在效)REFRESH可由当前主控Mi件发出，也可由单独的控制插件发出，也用于刷新动态存储器，此信号的特性和寇时关系是存储器件或处理器的函数，在不用刷新的系统中本信号可用作任何专用存储器控制信号，共干j静态存储器的系统可以不RHE.FRESH飞b. 脚38MCSNC佛一机器周期间步(三态，低电平有效

15、)MCSYNC必须由当前主控插件发出，本信号应在处理器的每一个机椿周期产生一议，MCSYNC确定机器周期的开始。此信号的具体特性和寇时关系决寇予处理器，MCSYNC 保持特定外部设备与处理榕的操作剧步。它也可用来控制总线分析仪。该仪器能逐个周期地分析总线的操作。在在贮器操作11%(上升)有效治意I:ff地址线A- A , 3 MC5Y1C.应用于在数据总线l5 QJ1553, 2 88 扩展寻址线时的地址锁存信号。C, 脚39STATUSI*一状态控制线I(三态，低电平有效)STATUSI必须由当前主控插件支出做为外部设备的第二个寇时信号。若有STATUSI.信号存在，它应用1确取指令周期。d

16、 , 脚4oSTATUSO.状态控制线。(三态，低电平有效)STATUSO.必须由当前主控插件支出做为外部设备的附加寇时信号.各种8位处理器的外部设备寇时控制线的具体应用见表40表4各种8位处理器的外设定时控制线REFRE8H 处理器刷新甘|脚378080 8085 NSC800 REFRESH 8088 Z80 REFRESH 6800 6809 6809E 6502 68000 8086 注2低电平有效-:;:用MCSYNC CPU机器周期同步引脚38SYNC ALE ALE ALE RD-WR INTAK )1 EOUT (2 ) EQUT 2 ) 02. AS ALE. R/W读高电平

17、存效，写低电平有效.DT/R数据发送时为高电平，接收时为低电平-3.4, 3 申断和总编撞铜钱STATUS1 CPU状态19 ;11邱39M1 8 l SI DT/R M1 VMA L1C SYNC M1 DT/R STATUSO CPU状态OI脑14080 80 S80 / R/W R/W R/W R/W SUPE/USER 880 中断和总线控制线可实现下列l每种总线控制s直接存储器存取、多处理器方式、单步、慢速存储器，掉电再启动及各种中断方法，多个中断或J总线请求的优先权可由串行或并衍仲裁方法实现。a，脚4IBUSAK*-总线响应(低电平有效)l)U5AK.由常任主撞插件发出，立表示总线

18、可由临时控制捅件使用。为了响应BUSRO.，常任主控插fl必须稀放总线并在BUSAK.线上给出附d:号，USAK勺旨在:现行机器周期完成时产生。若存多个控制器需要使用总线，rwJ此信号J与优先权信号组合使用。b, 脚42BUS.RO静一总线flfJR( jl ll 1-布效，开路集电极/漏极)6 QJI553.2 -88 BUSRQ.由临件主控插件发出并使常任主控插件推迟总线上的操作，路放全部三态总线，当现行机器周知完成时总线应被释放。BUSRQ.必须用于需要直接存储器访问的场合(DMA)此信号可以是输入、输出或双向，取决于支持的硬件。C. 脚43JNTAK._中断响应(低电平有效)lNTAK

19、.由常任主控措件发出，它向中断设备表示巳准备好响应中断。对向量中断，中断设备必须在JNTAK.期间把向量地址送入数据总线。若有多个控制雄需要访闷常保主控捅件，则此信号应与优先权倍号组合使用.JNTAK.用于向量中断法。d. 脚且INTfj _l1. j二控锚件必须烧起=t / l! TSWD TH阱3闺随界写定对lD QJ1昔日.2-88军哥理羹箍毒害啻性逻辑信号特性，STD总线的设计能与工业标准的TTL或离速CMOS逻辑电平兼容。有逻辑信号必须满足表5给定的电应要求5 逻辑信号电压额定值表5位草最大牛岳试f黯TTL总钱播件参数V 2 .1 Vcc=最Ijou=-3mAVOH (察状态输出电平

20、)v 0.5 Vc:c=最小Icr.盟24mAVOL (续状态绿岛电平)可2.0 TH(言写状态猿人电子)VIL (备状态较电罕V 。.8v 景:比3.16 最小iH式条伶(-40C085C) 飞lcc:=最小IOH=-8mACMOS总线摇件事教VOH(翻态输出电平)iVOL (纸电平输出咆罕V 飞lcc=最小或最大IOL=6mAVV 3.15 Vcc=轰小I吕寓电平稳人电平3.85 cc=最大V i;. e-Vcc=最小VIL (低患平载入电卒)注，景坏情况出现在Vcc=最大.总量量霍动牵挂负罄特性每一插件玲:只给每总线信号加I二一个负载。j总线驱动器应满足表5给出!r:JJor电流吸较条件

21、。11 E 哇J1.553.2一毒草，曹雪E且呈TD属续实施组黯祷充件事本细揭王军作穷STD总线规范的补充，像黑户选择。它们包括以下湾窑s兼容性标识总线llt1芋学雷吁优先权总线优先权存储量罢扩展底扳开路集电极/福毅总线信号CMOS负载电容CMOS用户蠕擒输入CMOS上拉电mAl 蒙害性草草识一些STD插件上有外部设备接日芯片。它们常和处理器特定的定尉健号有关句这或有碍于不同系列插件之间的互换使用。STD对于兼容性问题刻解决办法是s对与处理器定时信号有依赖关系磁插件按CPU型号加上标号，STD-Z8自jCMOS-Z8号，STD-S085/80C85A , STD-6800，等等A2 总量量时3

22、事J总线设计者需要对总线时序关系主专以定义才能保证兼容性，STD建议始实施缀刘是对每一块给总线提供控制信号的热i件都必须确定波形和时J戈系。总、线对序关系可迸步接处理器系列对ff规范来定义。STD-65j68 X X STD-ao85j8号C85ASTD-Z垂口ICMOSZ80STD-808i80C88 STD-NSC800 A3 Ili优先权STD总续提供了中断请求信号线。对于只有单个中哥哥的系绞。这些信号绞可直接用来实翅中断e但在有多个中断声J系雾中就需要有优先权的排队。这里对串行优先毅力nJ县董事特俨并为用户接口定义了一条请求信号线，以实现并行优先权排队。12 QJI553.2-88 A

23、3.1 事行中断优先在军STD总线已提供对串行优先校仲裁必优先权链信号线z即使用PCl在lPCO信号，二te兰是二立在手主是需妥有优先权的主i乎在设备辈革拌上都其存相应的逻慧电路，以提出优先权市沽，阳到A 1i芳示c这种方法运用j:Jt-rf*行优先远的外部设备，主nZ-80系列器件。-寸受理器i_li 1 11行中陆吃完仪A3.2 并行中黯优先在军STD总线上flT主l实现并fjJt-l淤优先权中敛，这飞.nI把统d且逻辑电辈革设置在一块导JiJjJj菌件1号，而不足分之l在每块夕，1没备出捡.!l一i。并行优光校裁决具有模块化功能，并可按Hi辜的处理!器的美求进行设讨，这种刀法J毛主外部设

24、备1&fIj处理器之间没有依赖关系。J乙封士，中断请求信号CtJ拮纤的泪户端送出。兑R在.2，并行优7主权编码也可设置在处理器插件lo厂一一一一一T了;图./:.1.并咱们全j-l/新ff先以主案主3.2.1并行优先按仲裁的f1l户接口信号(tl Lf-J 13 Ql1563.2-88 这坚定义一称涓户主主口信号以实现并行优先权仲裁，如愿A2E暗示。TRQ -内部中断请求，该信号衰示该插件正在请求中新oIRO由各摇件通过用户接口分民送往优先权仲裁2剧中，优先权中裁插件控青JITRO飞并稍应j，TAK飞幻.2.2中额并行优先权接口实现方法zL 11cjC并行吁断优先权仲裁的检畏必须有电路连接到极

25、件的汗!户主去口端STD兼容性实现方法在于=轧机械方密;H每个请求通道设置两根连接线!i主求信号线梅地线。钱先权编码剧性主随即制服A3，接地去附:J兹在ji古CJE请求源。A4 总结优先权STD总线已提供总续请求信号线，对于只有一个替换总线控制器的系统，这信号线足以直接实现总统的仲裁，对r具在多个总线控1li1苦苦的系统费需要有优先权仲裁方法。本实施细则为用户接日寇义三个信号.iflP育用f实现卒行仲裁，也iTS实现并行仲裁。A4.1 事行优先权总结搜锐5TD总线具有串行仲裁的优先权链，但a通常用于中断优先权。本实施细则通过后户主主r-I另行走义一尝试先权链，用j-总线毛主先权仲裁。如图A4F

26、T示。串行优先权仲裁要求每一块有优先权请求的数件上具:i相应的逻辑电路。i远方法对于具有串行优先权链刽器件特别实用。如Z-80系列。A4.1.1 事行优先权总钱控制的愿户接口倍号本实施缎刻为111f i皇上i运义三个fff;. ffJ牙实刻串行优先主id中裁，见;【吟，这三个信号!4 建t BRQ.内部总统请求主Al)单线确应输入BAO总线响应输出毡J155辜.2-8毒BRQ 内部总线清求低电孚有效).此信号表示该摇伶lE请求总钱控制权.BRQ 驱动总线上IlJBUS主Q飞若BUSRO5号低，)i!IJ插1(不应发出BRQ飞若BRQ铸革nBUSA豆豆智为低，宿BAI为高，则该插件获得总线控制权

27、。BAl-)总线确应辙入离电平有效，lKQ( TTL)或loKO(CMOS)土校也跑。在串行优先权时，若BAI为高，1百B民O和BUSAK.臂为匠，费苦战t重件获得总线控制权。非叫2号卢二;二二f去2一一-_JlO/支抖。11干r党二一-i辑坛岳母剖忖二主安主制E哥A3优先权编码板连接器的布昆裁括总线同A6总线优先权率行方案15 在JI553.2-88BAO一总线毒草Fv.草草出(离电平有效)，:书行优先权憾，若BRO为高，如在BUSAK*周期内BAO为高，BAO运到n一个优先权较低的控制恭BAl端。A4.1 .2 串行优先权仲羹结号时ij一之一一一_:;二二三工二怜相i二丁二二二、二:三二:

28、立二-二l 仁二立二-t二工fD. ._-一一-一一一;1- -0 . -)-一一千一。i古自由T-寸也I制-一二二-A, A.; A, , A, A , A, p ! I)R，四WA与L._ 阳A0 .4版输出口存贮梅的选择的.41.输出口存储量的选择外板输忠口存储器扩展方面建议用4个标准的输出，并经用户连线到各存储器插抖，各ff储搏捅件应有用户接口.线连到该插件上的存储将选择译码帮.见图All。K但昭aR且两台廿比钗回碍峙阿*甘满口板输生端口ST 0足线接口i明Al1外板输出口存贮嚣的选择20 QJl弱.l.-翻矗5.事，蜷爱嘱我弹糖善事J.il:校SrI7l主线i工商存螃辘若寇继续多于1

29、6奈，可F毒分冒雪复刑俞办费生将8条理哥德残复m为另外8条越址线，此方法假定处理缕的定时关系能适应分对复I!I式导登D分对集庭王军寻羊要求各专用存储器插件能实现分时复勇并对离忱地址线泽弱，为了实政分时复用式数据总线操作。STD总线各寻i脚定义如表A10表Al分Bt复用式数据总线哥11草定义总纹引脚信号名称4言号攘这8 D1/A23 ;王位数兹/地址主主10 D6/A22 12 D5/A21 14 D4/A2 7 D3/A19 g D2/AIB l! DI1A廿13 Do/AI8 错位数在要/地主主主呈矗S理整理E把STD总线扩凑到底被以外。STD)总线部底板对长度事布1圭和负荷敏感，而且受速度

30、摄制，由T总统布罩在底拯拟内，E宣布其辛苦性是王军予知剖，并可拉和tl，因各STD裙件事直想上适当的缓冲，因而底挺设计是可靠勤。离子总线挂号严格要求，建议不要把总线扩军是到夜被以外G主E果经适当缓玲，系统功能iiJrJ扩运llJ藤毅以坏。A6.1 窟摄总结设计考虑总线的物理持住U及并行信号的有序布线使总主是成为受毅的传输线。只有这种特性的传输线E可能产生交叉子扰和反射。应予，(J.、线安排有序，其1111走可以予知，并可为rr以控制。在印fljiJ电路的豆豆线底板上交叉子拢无法去除，不过采取某些浩施并合理布线是何以部分地控魏京j，重量运线皮均匀，使用接地板或接边走线以实剑底薇，m号走线与赞湾电

31、容吉可分布主主均匀。控青草信号吉雪上升法对间，有耗子降低交叉子拢。矗吕.2黯援部精撞穷法总线信号的反射特性，能够商且应当采取适当的竭接jj法加以控艇。直撞擎的端较方法要求以每个信号始理论将性盟主抗来瑞接该信号，I苦板总线术身的醒我是可子知的，fl.当毅件t茜入到总线的不同槽尉，阻主在就只能估计了。有多种物理端主皇方法，用Al2是TTL实夜无功交泼睛婪始锦子a这种电路不影确宣古草草Z动能力和总线的负荷。事辛茹频振荡去p室主有效最主终止到.想瘦的特传言R抗卡。21 QJl街3.2节惆如果总线负荷结构已知且固定mq端接网络可最佳确定。由尹总统年1$每件撞在目和位置J使负荷发生奕化垂不可能;现最佳嗯援

32、，若只考虑一阶放庇，端接网络可布置在底板的总线上，也可在单独的端接插件上。A7 信号上拉电阻，对LSTTL而言，总线驱动件并不能使总线信号电平提高到额定的5V商电平，sV高电平可以利用在总线信号线上1m上校电阻来实现，上拉电阻可以在底板的总线上或单独的拙作板to对LS1TL弓1D总线，建议用11KQ电阻，如因A12所示。t /(51叫卡IOO.flFF1糊!哥A12无功交流端接和信号上i-信号线CMOS STD总线系统，典型的方法是使用无端接的总线，任何被使用的端接电路都不应遭迫领定负荷电容。由端接电路消耗的电源功事也应在许可范围内，因为有些端接电路消耗相当大部分的系统电源。是否需要端接网络，

33、决定于总线长度.-处理器速度及其他一些因素。A8 开黯集电椒/1跚极总钱倍号送入处理器捅刊的总线控制输入端常为钱或连接，这就需要用环路集电j7tJ漏极驱动，而在目标插件1-.cJ、刑k拉g22 BUSRO 脚42lNTRQ* 脚44WAlTRQ* 脚45NMIRO. 脚46SYSRESET* 1脚47PBRESET侨脯148同时建议对这些信号线作如下定义z低电平有放信号LSTTL或高速MO逻弱电子驱动器的吸收电流负荷能力为TTL O.4V时16mACMOS O.31V时6AQJltS3.2二88开路集电极/j铺板驱动器，带loKQ上拉电阻目标负载上泣电阻4.7KQ(TTL)或IOKQ(CMOS

34、) A9 CMOS负融电窑从任一插件看其最大负我电容都不应超过150PF.此负载电容u剖总线电容和系统内所布其他插件的输入电容。每一插件的输入电容不应越过lOPF。Al0 CMOS用户蜻输入典型的实现京法是s在STU插怜的用户端无保护电路，不过，若在输入揣哥能出现电压突变的话，则可使用保护电路以防捅件的锁存器或集成电路J-r损町，典型的保护电路是个串联限流电随成电压钳位二极管。All CMOS上接电阻由于CMOS门在输入端悬浮时消耗最大功率，极有时精用业技电阻，建议尽可能把这些上拉电阻放在STD插件内部。悬浮的STD总线由当前主挖插件管理，当总线控制权转移时，则由请求使用总线者负责管理.2写日

35、1STD旨令助记符QJ1563.2一附.BSTD指令助i:符(补充件)STD捕令jj)记衍及个t!位的处呈现揣指令缩写袋1:iill:食)fj作IC编济对编童音辍筝。l4些胁记符是标准化的，不d;用什么处理端都保挣不变，具有相同的意义，例子见我巳iB 1.1 搁命曲曲记将指争助记却是动作语句的缩巧，但搞俨-/、操作码、一个Jt!:l指针、4个限忠和个独立的附1)11￥jfJf() a. 操作码是表示进行操作的唯一的双字母缩与。电.指针明监H旨操你创JiJ，才曾启蝉的4单数就将她现的数t峙，斗习俗主运操作波的指命干f陆揭批硕f.C, 以应JJi指明寻址模式成为组合指令娓供选ii去的且是寇倍息。d

36、, 修JE到侃共详细的支姊俗，鼠I自怜号、条件、专事:Ill:1i式和数衍。操作码。指tl和|植起子待集中在-.起便形成丁指令助记符，若帘修正顷。书写时单础放Jtl戚朋空楠、附加在是分卉。日1.2 标准操作码箱写STDt臼守助i己衍把农!J2编:生1守号子)jj作操作创作)!j.;JJ词，:)!些且hi己衍始终币当近，给你准化的，心们阙1)坤作，与此剧撼力i依赖犬系。i主组操作及缩23符号根据1币。准则选;1:3唯一1生易辨识、记忆常m4J如l辆意义徐小组;余虫草这个操作耐力求完簸，工革j能l义jjJ自tll圳的她现操作.i!对特寇的处理器耐高，斗、1M虽是使用全部操作。日1.3指针项指针项是

37、一单字将此-敛字，它跟丘操作码射，指主虽是的操作数所征位置堂，少激指斗不再带孩馀作数，农瞄了指针儿山，如JMP、HALT.NOP奇事，捞针，j$以必专用的，ml可以沁通用的。I，fl刊指创.甘价3问叶1叫一辈立平均字份来命名将立在的街f沂城必将l而:)bit仪，ftUCLA，于骨化将A清军1，i且Jl指针Ii背兰Hf:1垂IEfJi II ;，义将址:操作数时J1;.(使11Hi!HIH旨告1，有fj监JlJJMI斗。由i皿24 QJ151i3.2.，.嗨aJ!l助记符，当助记符郭路引起浪淆时就常基要通附报价。下lli纷出的必遁粥#曾带t.R 唱皆称穗，在修正项啡编燃青曾任衍寄筝普普.M 存储

38、器，在修正项中指定的任何存贮单元.P 字节对，在修正项中指定的双精度操作字节对。B 块，用气F量这食指令中的神特殊的存储粮地址指针，创销量在个字节r，oW 字，用于氮食指令中的一种特殊的干事储器捞针，它包括麟个字节。日子模序，一种特殊的存储器地址指针，它支持子程序返回地:It雄拢。1 中断，一种特殊的移储普普指针，也3主持中断辛辛此机构。自1.4IU!项限定项是多字符缩写，夜指+励B符最后，它的作用是使复杂的操作费得明了，简单的指令可以不姿限定项a自主)!分格戏曲直怨、1革命限定和地址限定，一条指令可以包扬这些限定睛!J俗滋组合.?#j限_多一个时，娘叫个一定;除非得;J:限S:r而盖章衍。个

39、叫声远巍地处限窍。由于单个字符缩得的意义法挥的限制，可能会出现具有双意意义的指命助记符，不少缩写对一定指令是唯一的，但许多剔的组合却米必适用于实际的指令袋。当不商避免地存在多惑性时，修IE项必须挺供住一怜的区别，份IE项本身自组细吗?可域自动俊树这种E辈分饼黯.串1吟.1，梅喇脏顾3:榜式限定缩写用于)!义被操作信息的类裂，以下是格式限定，自1.4.1.1字符梅言UI有的精非玉是在特寇的*符格式然础上3l成的如输成自曼底俗成如下，A ASCII哥哥字符格式B工进制H 十六进制C 八进制D i伊进制S 特殊的字符格式例如sAJRD调距寄存糯内称为十进制形式Tj楠4把布储费!lH再翻译成十六满锦形

40、式81.4.1.2锁Ji:IIUI! ( M ) 某些处理榕的许多指命llrJt不闷的操你樵然.t费赠F列f草1义，模式限到医M阐明了钱;J:选择，M 模式(MODE)指影响某些处1黑格操作模式的4种操作噜例如sSEIM 设镣f萨斯族统指IJ苦SF!(游国酷咐，1111H在糟守，、M董必须的。SEDM 设景十进制模式SEBM 设置量二三进制模式g马OJ1553.2一例i8 1.4.2 1:合指令佩戴复合指令限定缩写J!l义与主题笼杂的指令有关的附加操作。下胎是袋食指令限烧eA 算术操作L 逻辑操作C 影响进(Il位1、向前计数(增燎)B /Iij后汁数(减最)I 跳转、复合条件C 有条件操作M

41、 变燎# 特定的数字攒K 常数值Z 驾牢值y r.t曹操作8L4.Lt 篝术和!I辅IU!(ACL) 按义，有的操作是算术操作。有的是逻辑操作，下面定义的算术避辑限定ALC用f1&:串l这两种类主型的操作gA ( ARHHMFT /C )我示带进忧的操作L (LOGICAL)表示不带进位的操作C(CARY)发浓影响进位的操作。例如sRRA A循环有移，不带进行fIll(AC 11.带进位循环右移CMA 1I. )Ri.的算术补nH旦的补问)CMAL 求血的皮革母补m(1的补码)CMAC 劝人和进佼佼求补8 1-.4 .2.2 自动计撇隙定翁的限您还包销操作究成H才逊行自动增敛钱减盛摊作，FBI

42、I义了如下操作gF ( FORWAllD) /1饰，漠然归功增雪景?B,( BACKWARD)向后，走示自动减溃例如MVBF /1前移动数搪块CPWB liJJ昂进衍学毗较日1.4.2.3如件限l!( JC ) 26 有的指令:l!按照条件标志完成调整它们的操作，IC限主义如下操作zJ (lUMP)袋:ff;一种操作后的条件樱序控制例如gQJI5S.S.2-8a DCRJ 寄存器减1，并根掘像正项跳转C 表示条件执行例如gAJAC 如呆侮巫项条件成立则调肇巍加器。81.4.2.4 量的眼窟(M#) 有的指令要用位数，字节数或字数这样的术语指寇受操作影响的量量的限寇定义-如下zM (MULT/p

43、LE) 一种通用的限定项，表示多于一个。# 任何特定的数字l例如RRAM 把累加器循环有移多位RLM4 存贮器左移四位81.4.2.5 值限定项(z、K)有的指令要指定被操作的常数值，值的限定定义如下zk 常数，个通用的限定项，表示任意常数Z 零，常数主:例如CPAZ 将寄存器与苓比较CPAK 将人寄存格与指寇的常数比较81.4.2.6 晦含操作限定V有的指令执行后并不影响操作数，在这种情况下结果通常影响条件标志，隐含限定定义如下aV 隐贪限寇，指示种不改变操作数的操作.例如ANAV I司A进行隐含与操作81.4.3 粤址模式限定寻址恨寇缩写用于寇且在处理系统中可能出现的不同存储棒，寄存器寻址

44、模式、寻址限寇总是在指令助记符最后。下面给出的是寻址模式限W，I 立即寻址D 直接寻址N 间接寻址X 变址寻址且相对寻址s 置地址例如STAD 按直接寻址万式存储ALDPi 立即加载字节对IPR 相对跳转27 QJ15师.2-88一RRMCX 按变址寻址方式将存储器内容带遵位循环在移e8 1.5 修正项指令修正项为指令提供所需的专用程序变量，书写时修正项单独放一列，或用空格分开，如果需要多个限寇，官们可以写在不同的列或用逗号分开修正项可U指定专用寄存器、存储器地址、条件或数据。81.5.1 .存帽/寄存画对如果使用通用指针R、p，修正项中要专门定义，需要多个符号来描述地址指针时也同样。例如XC

45、P DE , HL(寄存器对DE和HL交换)B 1 .5.2 存储幅地址修正项可以是一个短的或扩展的存储器或1/0地址，也可以是个相对偏移量由符号和偏移值指示)或一等价标号。例如JPR+50(跳转到相对偏移为+50的地址)81.5.3 条件如果指令的执行取决1数据或标高的算术、追辑状涵，修正项中要指定条件，为使其i占楚，可以使用条件的逻辑或数字表达式。例如RTS 21 (逻辑)或RTS EQ or RTSo (算术)或。自1.5.4.据立即寻址限定F斋主哥)个或多个字节的数据作为指令修正项。佳何恰当的数字或字符(如lASCII码)以及标号都可以使用。例如LDPI BC (刷一+数字和一+字母数

46、字字符加载寄存搏对BC)Bl.5.5 修正项符号( )括号中包括一个地址标号，用于指明个子程序倒入口地址，f程序定义为I间接跳转结尾的任何指令序列。例坷JS CI (子程序)( )括号中包含个寄存糖、1寄存器对或存储器地址，而这些被包括的元素中有间接寻址指令所用的地址，(x)可以读作五的内容.例如LDAN (X) , (按间接寻址方式加载A，用X的内容作为地址。逗号用于分割写在一行的多个修正项。土正负号用于指明带符号的二进制算术操作中数据的极性。或者指明相对偏移是向前还是向后偏移。B1.6 复合操作及特殊功能l 叹号可放在操作助记符前。表示非标准的指令格式，官可出现在程序文件的任何地方。l特别

47、适合描述复合操作(宏指令序列)或标准助记符集中没有的具有特殊目的的处理器操作，这个符号告诉读穗序的人和汇编软件后面需要作串殊处理时例如LDR A，且用B1JO载A28 QJ153.2-8Il LDA B 用H给AJJ用我LDRN A , (HL)用tL按间接寻址方式给寄存器A!Jn我PSR A 把寄存器A应按PSR BC 把寄存器对BC原校PSA A应战TCMD PPlI 按直接寻址方式将存储器内容增fERLRC B 循摊主移寄梓器B，带进v.JPN (DE)间接跳转到DE指定单元JPR+29 相对跳转，向前偏移29JS (START)跳转到标号为START的予相序152 测试累加器的hit2ICA 增加AICRA 增加寄存器A82 标准摞悻定义r商的STD操作综合了处理糟完成的动作，这些动作的特定