【考研类试卷】综合练习试卷105-1-2及答案解析.doc

《【考研类试卷】综合练习试卷105-1-2及答案解析.doc》由会员分享，可在线阅读，更多相关《【考研类试卷】综合练习试卷105-1-2及答案解析.doc（7页珍藏版）》请在麦多课文档分享上搜索。

1、综合练习试卷 105-1-2 及答案解析(总分：46.00，做题时间：90 分钟)一、单项选择题(总题数：8，分数：16.00)1.一台计算机有 64MB 的主存，字长为 4 字节。那么在存储器中对单个字寻址需要( )位地址。（分数：2.00）A.23B.24C.25D.262.EPROM 是指( )。（分数：2.00）A.读写存储器B.只读存储器C.可编程的只读存储器D.可擦可编程的只读存储器3.某微型计算机系统的操作系统保存在软盘上，其内存储器应该采用( )。（分数：2.00）A.RAMB.ROMC.RAM 和 ROMD.CCD4.存储字是指_。（分数：2.00）A.存放在一个存储单元中的

2、二进制代码组合B.存放在一个存储单元中的二进制代码位数C.存储单元的集合D.机器指令5.超流水线技术是_。（分数：2.00）A.缩短原来流水线的处理器周期B.在每个时钟周期内同时并发多条指令C.把多条能并行操作的指令组合成一条具有多个操作码字段的指令6.微指令执行的顺序控制问题，实际上是如何确定下一条微指令地址的问题，通常用的一种方法是断定方式，其基本思想是_。（分数：2.00）A.用微程序计数器来产生后继微指令地址B.在指令中指定一个专门字段来产生后继微指令地址C.由设计者在微指令代码中指定，或者由设计者指定的判别测试字段控制产生后继微指令地址7.设 8259A 当前最高优先级为 IR 5

3、，若想使下一循环请求中最低优先级为 IR 2 ，则输出 OCW 2 的数据格式是( )。（分数：2.00）A.10100010BB.01 100010BC.11100010BD.1 1000010B8.多总线结构的计算机系统，采用( )方法，对提高系统的吞吐能力最有效。（分数：2.00）A.多口存储器B.提高主存的速度C.交叉编址多模存储器D.高速缓冲存储器二、判断题(总题数：7，分数：14.00)9.由于存储器可以向 CPU 发送数据，所以存储器也能作为总线主设备。( )（分数：2.00）A.正确B.错误10.在原码除法和补码除法中，如果本步商 1，则下步将余数左移一位减除数。( )（分数：

4、2.00）A.正确B.错误11.在 DMA 传送过程中，由于 DMA 控制器和 CPU 并行工作，因此它们可以同时使用总线。( )（分数：2.00）A.正确B.错误12.在中断系统中，各种中断源的中断请求优先次序完全由硬件决定，编程无法进行任何改变。( )（分数：2.00）A.正确B.错误13.在补码两位乘比较法运算规则中，要求乘数设两位符号位。( )（分数：2.00）A.正确B.错误14.流水线中的相关问题，是指在一段程序的相邻指令之间存在某种关系，这种关系影响指令的并行执行。( )（分数：2.00）A.正确B.错误15.IO 与内存统一编址方式将 IO 地址看成是主存地址的一部分，占用主存

5、空间。( )（分数：2.00）A.正确B.错误三、简答题(总题数：4，分数：8.00)16.假设：某机主存容量为 2M 字节，Cache 容量为 8K 字节，采用 2 路组相联结构，每个数据块大小为 128字节。问：(1)Cache 共分为多少组?每组有多少个数据块?(2)主存共分多少组?每组多少个数据块?(3)主存地址的格式(各字段名称及其位数)是什么?(4)Cache 中每个数据块对应的 Tag 至少应该有多少位?(5)Cache 中 Tag 的内容应该来自主存地址中的哪个字段?（分数：2.00）_17.已知单总线计算机结构如图 97 所示，其中 XR 为变址寄存器，EAR 为有效地址寄存

6、器，LATCH 为暂存器。假设指令地址已存于 PC 中，画出 ADD * D 指令周期信息流程图，并列出相应的控制信号序列。 说明：(1)ADD * D 指令字中*表示相对寻址，D 为相对位移量。 (2)寄存器的输入和输出均受控制信号控制，如PC i 表示 PC 的输入控制信号，又如 MDR o 表示 MDR 的输出控制信号。 (3)凡是需要经过总线实现寄存器之间的传送，需在流程图中注明，如 PCBusMAR，相应的控制信号为 PC o 和 MAR i 。（分数：2.00）_18.计算机中有哪两股信息流在流动?它们之间关系如何?（分数：2.00）_19.总线的定义是什么?简述总线的发展过程。（

7、分数：2.00）_四、分析题(总题数：1，分数：2.00)20.利用 BCLA 加法器和 CLA 电路设计 20 位加法器，要求：1构建 20 位单级先行进位加法器：(1)使用 5个四位的 BCLA 加法器；(2)使用 4 个五位的 BCLA 加法器；分别画出连接简图(请特别标明进位信号)。比较这两种方法得到的最长进位延迟时间有无区别。2构建 20 位二级先行进位加法器：(1)使用 5 个四位的 BCLA 加法器和 1 个五位的 CLA 电路；(2)使用 4 个五位的 BCLA 加法器和 1 个四位的 CLA 电路；分别画出连接简图(请特别标明进位信号)。比较这两种方法得到的最长进位延迟时间有

8、无区别。（分数：2.00）_五、设计题(总题数：3，分数：6.00)21.CPU 内部一般包含 PC、AR、DR、IR 等几个寄存器以及若干个通用寄存器。下图是指令 LAD R0，(X)的指令流程图，其功能是将主存 X 号单元的数据取到 Ro 寄存器中，图中的 M 表示主存。(1)请结合 CPU 的组成与微程序控制器的相关知识完成该指令流程图中未完成的部分。(2)重新画出当源操作数为间接寻址时的指令流程图。 （分数：2.00）_22. （分数：2.00）_23.表中，an 分别对应 14 种不同的微命令，假设一条微命令长 20 位，其中操作控制字段为 8 位，控存容量为 1K20 位。要求：1

9、采用“不译法”与“分段直接编码法”混合设计此机微指令的操作控制字段格式，并为每个微命令分配编码；2采用“增量”与“下址字段”相结合的方式设计此机微指令的顺序控制字段格式，若要使微程序可在整个控存空间实现转移，则该微指令的顺序控制字段可直接表示出几个转移条件?3画出此机微指令的完整格式图，并标出每个具体字段所需的二进制位数。 （分数：2.00）_综合练习试卷 105-1-2 答案解析(总分：46.00，做题时间：90 分钟)一、单项选择题(总题数：8，分数：16.00)1.一台计算机有 64MB 的主存，字长为 4 字节。那么在存储器中对单个字寻址需要( )位地址。（分数：2.00）A.23B.

10、24 C.25D.26解析：2.EPROM 是指( )。（分数：2.00）A.读写存储器B.只读存储器C.可编程的只读存储器D.可擦可编程的只读存储器 解析：3.某微型计算机系统的操作系统保存在软盘上，其内存储器应该采用( )。（分数：2.00）A.RAMB.ROMC.RAM 和 ROM D.CCD解析：4.存储字是指_。（分数：2.00）A.存放在一个存储单元中的二进制代码组合 B.存放在一个存储单元中的二进制代码位数C.存储单元的集合D.机器指令解析：5.超流水线技术是_。（分数：2.00）A.缩短原来流水线的处理器周期 B.在每个时钟周期内同时并发多条指令C.把多条能并行操作的指令组合成

11、一条具有多个操作码字段的指令解析：6.微指令执行的顺序控制问题，实际上是如何确定下一条微指令地址的问题，通常用的一种方法是断定方式，其基本思想是_。（分数：2.00）A.用微程序计数器来产生后继微指令地址B.在指令中指定一个专门字段来产生后继微指令地址C.由设计者在微指令代码中指定，或者由设计者指定的判别测试字段控制产生后继微指令地址 解析：7.设 8259A 当前最高优先级为 IR 5 ，若想使下一循环请求中最低优先级为 IR 2 ，则输出 OCW 2 的数据格式是( )。（分数：2.00）A.10100010BB.01 100010BC.11100010BD.1 1000010B解析：解析

12、：D8.多总线结构的计算机系统，采用( )方法，对提高系统的吞吐能力最有效。（分数：2.00）A.多口存储器B.提高主存的速度C.交叉编址多模存储器 D.高速缓冲存储器解析：二、判断题(总题数：7，分数：14.00)9.由于存储器可以向 CPU 发送数据，所以存储器也能作为总线主设备。( )（分数：2.00）A.正确B.错误 解析：10.在原码除法和补码除法中，如果本步商 1，则下步将余数左移一位减除数。( )（分数：2.00）A.正确 B.错误解析：11.在 DMA 传送过程中，由于 DMA 控制器和 CPU 并行工作，因此它们可以同时使用总线。( )（分数：2.00）A.正确B.错误 解析

13、：12.在中断系统中，各种中断源的中断请求优先次序完全由硬件决定，编程无法进行任何改变。( )（分数：2.00）A.正确 B.错误解析：13.在补码两位乘比较法运算规则中，要求乘数设两位符号位。( )（分数：2.00）A.正确B.错误 解析：14.流水线中的相关问题，是指在一段程序的相邻指令之间存在某种关系，这种关系影响指令的并行执行。( )（分数：2.00）A.正确B.错误 解析：15.IO 与内存统一编址方式将 IO 地址看成是主存地址的一部分，占用主存空间。( )（分数：2.00）A.正确 B.错误解析：三、简答题(总题数：4，分数：8.00)16.假设：某机主存容量为 2M 字节，Ca

14、che 容量为 8K 字节，采用 2 路组相联结构，每个数据块大小为 128字节。问：(1)Cache 共分为多少组?每组有多少个数据块?(2)主存共分多少组?每组多少个数据块?(3)主存地址的格式(各字段名称及其位数)是什么?(4)Cache 中每个数据块对应的 Tag 至少应该有多少位?(5)Cache 中 Tag 的内容应该来自主存地址中的哪个字段?（分数：2.00）_正确答案：(正确答案： )解析：17.已知单总线计算机结构如图 97 所示，其中 XR 为变址寄存器，EAR 为有效地址寄存器，LATCH 为暂存器。假设指令地址已存于 PC 中，画出 ADD * D 指令周期信息流程图，

15、并列出相应的控制信号序列。 说明：(1)ADD * D 指令字中*表示相对寻址，D 为相对位移量。 (2)寄存器的输入和输出均受控制信号控制，如PC i 表示 PC 的输入控制信号，又如 MDR o 表示 MDR 的输出控制信号。 (3)凡是需要经过总线实现寄存器之间的传送，需在流程图中注明，如 PCBusMAR，相应的控制信号为 PC o 和 MAR i 。（分数：2.00）_正确答案：(正确答案： )解析：18.计算机中有哪两股信息流在流动?它们之间关系如何?（分数：2.00）_正确答案：(正确答案：计算机各部件之间的联系是通过两股信息流动而实现的，宽的一股代表数据流，窄的一股代表控制流。

16、数据由输入设备输入至运算器，再存于存储器中，在运算处理过程中，数据从存储器读入运算器进行运算，运算的中间结果存入存储器，或由运算器经输出设备输出。指令也以数据形式存于存储器中，运算时指令由存储器送入控制器，由控制器产生控制流控制数据流的流向并控制各部件的工作，对数据流进行加工处理。)解析：19.总线的定义是什么?简述总线的发展过程。（分数：2.00）_正确答案：(正确答案：总线就是两个以上模块(或子系统)间传送信息的公共通道，通过它模块间可进行数据、地址及命令的传输。 最早的标准化总线是 s 一 100 总线(1975 年)。20 世纪 80 年代初，IBM PCXT 个人计算机采用 8 位

17、ISA 总线，之后又在 IBM PCAT 机上推出 16 位 ISA 总线。随着外设接口对总线性能要求的不断提高，出现了 EISA 总线及 PCI 总线。PCI 总线目前已被个人计算机广泛采用，成为新的工业标准。)解析：四、分析题(总题数：1，分数：2.00)20.利用 BCLA 加法器和 CLA 电路设计 20 位加法器，要求：1构建 20 位单级先行进位加法器：(1)使用 5个四位的 BCLA 加法器；(2)使用 4 个五位的 BCLA 加法器；分别画出连接简图(请特别标明进位信号)。比较这两种方法得到的最长进位延迟时间有无区别。2构建 20 位二级先行进位加法器：(1)使用 5 个四位的

18、 BCLA 加法器和 1 个五位的 CLA 电路；(2)使用 4 个五位的 BCLA 加法器和 1 个四位的 CLA 电路；分别画出连接简图(请特别标明进位信号)。比较这两种方法得到的最长进位延迟时间有无区别。（分数：2.00）_正确答案：(正确答案： )解析：五、设计题(总题数：3，分数：6.00)21.CPU 内部一般包含 PC、AR、DR、IR 等几个寄存器以及若干个通用寄存器。下图是指令 LAD R0，(X)的指令流程图，其功能是将主存 X 号单元的数据取到 Ro 寄存器中，图中的 M 表示主存。(1)请结合 CPU 的组成与微程序控制器的相关知识完成该指令流程图中未完成的部分。(2)

19、重新画出当源操作数为间接寻址时的指令流程图。 （分数：2.00）_正确答案：(正确答案： )解析：22. （分数：2.00）_正确答案：(正确答案： )解析：23.表中，an 分别对应 14 种不同的微命令，假设一条微命令长 20 位，其中操作控制字段为 8 位，控存容量为 1K20 位。要求：1采用“不译法”与“分段直接编码法”混合设计此机微指令的操作控制字段格式，并为每个微命令分配编码；2采用“增量”与“下址字段”相结合的方式设计此机微指令的顺序控制字段格式，若要使微程序可在整个控存空间实现转移，则该微指令的顺序控制字段可直接表示出几个转移条件?3画出此机微指令的完整格式图，并标出每个具体字段所需的二进制位数。 （分数：2.00）_正确答案：(正确答案： )解析：