【考研类试卷】计算机学科专业基础综合组成原理-17及答案解析.doc

《【考研类试卷】计算机学科专业基础综合组成原理-17及答案解析.doc》由会员分享，可在线阅读，更多相关《【考研类试卷】计算机学科专业基础综合组成原理-17及答案解析.doc（13页珍藏版）》请在麦多课文档分享上搜索。

1、计算机学科专业基础综合组成原理-17 及答案解析(总分：100.00，做题时间：90 分钟)一、单项选择题(总题数：22，分数：40.00)1.某计算机主存容量为 64KB，其中 ROM 区为 4KB，其余为 RAM 区，按字节编址。现要用 2K8 位的 ROM 芯片和 4K4 位的 RAM 芯片来设计该存储器，则需要上述规格的 ROM 芯片数和 RAM 芯片数分别是_。（分数：1.00）A.1、15B.2、15C.1、30D.2、302.假定用若干个 2K4 位的芯片组成一个 8K8 位的存储器，则地址 081FH 所在芯片的最小地址是_。（分数：1.00）A.0000HB.0600HC.0

2、700HD.0800H3.某存储器容量为 64KB，按字节编址，地址 4000H5FFFH 位 ROM 区，其余为 RAM 区。若采用 8K4 位的SRAM 芯片进行设计，则需要该芯片的数量是_。（分数：1.00）A.7B.8C.14D.164.某计算机存储器按字节编址，主存地址空间大小为 64MB，现用 4M8 位的 RAM 芯片组成 32MB 的主存储器，则存储器地址寄存器 MAR 的位数至少是_。（分数：1.00）A.22 位B.23 位C.25 位D.26 位5.用存储容量为 16K1 位的存储器芯片来组成一个 64K8 位的存储器，则在字方向和位方向分别扩展了_倍。（分数：2.00）

3、A.4、2B.8、4C.2、4D.4、86.80386DX 是 32 位系统，以 4 个字节为编址单位，当在该系统中用 8KB(SK8 位)的存储芯片构造 32KB的存储体时，应完成存储器的_设计。（分数：2.00）A.位扩展B.字扩展C.字位扩展D.字位均不扩展7.某计算机字长为 16 位，存储器容量为 256KB，CPU 按字寻址，其寻址范围是_。 A.02 19-1 B.02 20-1 C.02 18-1 D.02 17-1（分数：2.00）A.B.C.D.8.4 个 16K8 位的存储芯片，可设计为_容量的存储器。（分数：2.00）A.32K16 位B.16K16 位C.32K8 位D

4、.8K16 位9.16 片 2K4 位的存储器可以设计为_存储容量的 16 位存储器。（分数：2.00）A.16KB.32KC.8KD.2K10.设 CPU 地址总线有 24 根，数据总线有 32 根，用 512K8 位的 RAM 芯片构成该机的主存储器，则该机主存最多需要_片这样的存储芯片。（分数：2.00）A.256B.512C.64D.12811.地址总线 A 0 (高位)A 15 (低位)，用 4K4 位的存储芯片组成 16KB 存储器，则产生片选信号的译码器的输入地址线应该是_。（分数：2.00）A.A2A3B.A0A1C.A12A13D.A14A1512.若内存地址区间为 4000

5、H43FFH，每个存储单元可存储 16 位二进制数，该内存区域用 4 片存储器芯片构成，则构成该内存所用的存储器芯片的容量是_。（分数：2.00）A.51216bitB.2568bitC.25616bitD.10248bit13.内存按字节编址，地址从 90000H 到 CFFFFH，若用存储容量为 16K8 位芯片构成该内存，至少需要的芯片数是_。（分数：2.00）A.2B.4C.8D.1614.若片选地址为 111 时，选定某一 32K16 的存储芯片工作，则该芯片在存储器中的首地址和末地址分别为_。（分数：2.00）A.00000H，01000HB.38000H，3FFFFHC.3800

6、H，3FFFHD.0000H，0100H15.如图所示，若低位地址(A0A11)接在内存芯片地址引脚上，高位地址(A12A19)进行片选译码(其中，A14 和 A16 没有参加译码)，且片选信号低电平有效，则对图所示的译码电路，不属于此译码空间的地址是_。 （分数：2.00）A.AB000HABFFFHB.BB000HBBFFFHC.EF000HEFFFFHD.FE000HFEFFFH16.双端口 RAM 在_情况下会发生读/写冲突。（分数：2.00）A.左端口和右端口的地址码不同B.左端口和右端口的地址码相同C.左端口和右端口的数据码不同D.左端口和右端口的数据码相同17.交叉存储器实际上是

7、一种_的存储器，它能_执行多个独立的读/写操作。（分数：2.00）A.模块式、并行B.整体式、并行C.模块式、串行D.整体式、并行18.已知单个存储体的存储周期为 110ns，总线传输周期为 10ns，则当采用低位交叉编址的多模块存储器时，存储体数应_。（分数：2.00）A.小于 11B.等于 11C.大于 11D.大于等于 1119.一个四体并行低位交叉存储器，每个模块的容量是 64K32 位，存取周期为 200ns，总线周期为50ns，在下述说法中_是正确的。（分数：2.00）A.在 200ns 内，存储器能向 CPU 提供 256 位二进制信息B.在 200ns 内，存储器能向 CPU

8、提供 128 位二进制信息C.在 50ns 内，每个模块能向 CPU 提供 32 位二进制信息D.以上都不对20.某机器采用四体低位交叉存储器，现分别执行下述操作：读取 6 个连续地址单元中存放的存储字，重复 80 次；读取 8 个连续地址单元中存放的存储字，重复 60 次。则、所花费的时间之比为_。（分数：2.00）A.1:1B.2:1C.4:3D.3:421.下列说法中，正确的是_。 高位多体交叉存储器能很好地满足程序的局部性原理 高位四体交叉存储器可能在一个存储周期内连续访问四个模块 双端口存储器可以同时访问同一区间、同一单元（分数：2.00）A.、B.、C.只有D.只有22.某计算机使

9、用 4 体交叉编址存储器，假定在存储器总线上出现的主存地址(十进制)序列为8005，8006，8007，8008，8001，8002，8003，8004，8000，则可能发生访存冲突的地址对是_。（分数：2.00）A.8004 和 8008B.8002 和 8007C.8001 和 8008D.8000 和 8004二、综合应用题(总题数：9，分数：60.00)23.主存储器的地址寄存器和数据寄存器各自的作用是什么?设一个 1MB 容量的存储器，字长为 32 位，问：1)按字节编址，地址寄存器和数据寄存器各几位?编址范围为多大? 2)按字编址，地址寄存器和数据寄存器各几位?编址范围为多大? （

10、分数：3.00）_用一个 512K8 位的 Flash 存储芯片组成一个 4M32 位的半导体只读存储器，存储器按字编址，试回答以下问题：（分数：9.00）(1).该存储器的数据线数和地址线数分别为多少?（分数：3.00）_(2).共需要几片这样的存储芯片?（分数：3.00）_(3).说明每根地址线的作用。（分数：3.00）_有一组 16K16 位的存储器，由 1K4 位的 DRAM 芯片构成(芯片是 6464 结构)。问：（分数：6.00）(1).共需要多少 RAM 芯片?（分数：3.00）_(2).采用异步刷新方式，如单元刷新间隔不超过 2ms，则刷新信号周期是多少?（分数：3.00）_设

11、有 32 片 256K1 位的 SRAM 芯片。回答以下问题：（分数：9.00）(1).采用位扩展方法可以构成多大容量的存储器?（分数：3.00）_(2).如果采用 32 位的字编址方式，该存储器需要多少地址线?（分数：3.00）_(3).画出该存储器与 CPU 连接的结构图，设 CPU 的接口信号有地址信号、数据信号和控制信号 （分数：3.00）_24.某机主存空间为 64KB，I/O 空间与主存单元统一编址，I/O 空间占用 1KB，范围为 FC00HFFFFH。可选用 8K8 位和 1K8 位两种 SRAM 芯片构成主存储器， （分数：3.00）_设 CPU 有 16 根地址线，8 根数

12、据线，并用 作为访存控制信号(低电平有效)，用 （分数：9.00）(1).主存地址空间分配：6000H67FFH 为系统程序区；6800H6BFFH 为用户程序区。（分数：3.00）_(2).合理选用上述存储芯片，说明各选几片?（分数：3.00）_(3).详细画出存储芯片的片选逻辑图。（分数：3.00）_一个四体并行交叉存储器，每个模块容量是 64K32 位，存取周期为 200ns，问：（分数：6.00）(1).在一个存取周期中，存储器能向 CPU 提供多少位二进制信息?（分数：3.00）_(2).若存取周期为 400ns，则在 0.1s 内每个体可向 CPU 提供 32 位二进制信息，该说法

13、正确否?为什么?（分数：3.00）_25.某计算机字长 32 位，存储体的存储周期为 200ns。 (1)采用 4 体交叉工作，用低 2 位的地址作为体地址，存储数据按地址顺序存放。主机最快多长时间可以读出一个数据字?存储器的带宽是多少? (2)若 4 个体分别保存在主存中前 1/4，次 1/4，再下个 1/4，最后 1/4 这四段中的数据，即选用高 2 位的地址作为体地址，可以提高存储器顺序读出数据的速度吗?为什么? (3)若把存储器改成单体 4 字宽度，会带来什么好处和问题? (4)比较采用 4 体低位地址交叉的存储器和 4 端口读出的存储器这两种方案的优缺点。 （分数：7.50）_26.

14、假定一个存储器系统支持四体交叉存取，某程序执行过程中访问地址序列为3，9，17，2，51，37，13，4，8,41，67，10，则哪些地址访问会发生体冲突? （分数：7.50）_计算机学科专业基础综合组成原理-17 答案解析(总分：100.00，做题时间：90 分钟)一、单项选择题(总题数：22，分数：40.00)1.某计算机主存容量为 64KB，其中 ROM 区为 4KB，其余为 RAM 区，按字节编址。现要用 2K8 位的 ROM 芯片和 4K4 位的 RAM 芯片来设计该存储器，则需要上述规格的 ROM 芯片数和 RAM 芯片数分别是_。（分数：1.00）A.1、15B.2、15C.1、

15、30D.2、30 解析：解析 首先确定 ROM 的个数，ROM 区为 4KB，选用 2K8 位的 ROM 芯片，需要(4K8)/(2K8)=2片，采用字扩展方式；60KB 的 RAM 区，选用 4K4 位的 RAM 芯片，需要(60KS)/(4K4)=30 片，采用字和位同时扩展方式。2.假定用若干个 2K4 位的芯片组成一个 8K8 位的存储器，则地址 081FH 所在芯片的最小地址是_。（分数：1.00）A.0000HB.0600HC.0700HD.0800H 解析：解析 用 2K4 位的芯片组成一个 8K8 位存储器，每行中所需芯片数为 2，每列中所需芯片数为 4，各行芯片的地址分配如下

16、： 第一行(2 个芯片并联)0000H07FFH 第二行(2 个芯片并联)0800H0FFFH 第三行(2 个芯片并联)1000H17FFH 第四行(2 个芯片并联)1800H1FFFH 可知，地址 081FH 在第二行，且所在芯片的最小地址为 0800H。3.某存储器容量为 64KB，按字节编址，地址 4000H5FFFH 位 ROM 区，其余为 RAM 区。若采用 8K4 位的SRAM 芯片进行设计，则需要该芯片的数量是_。（分数：1.00）A.7B.8C.14 D.16解析：解析 5FFF-4000+1=2000H，即 ROM 区容量为：2 13 B=8KB(2000H=2*16 3 =

17、2 13 )，RAM 区容量为56KB(64KB-8KB=56KB)。则需要 8K*4 位的 SRAM 芯片的数量为 14(56KB/8K*4 位=14)。4.某计算机存储器按字节编址，主存地址空间大小为 64MB，现用 4M8 位的 RAM 芯片组成 32MB 的主存储器，则存储器地址寄存器 MAR 的位数至少是_。（分数：1.00）A.22 位B.23 位C.25 位D.26 位 解析：解析 主存按字节编址，地址空间大小为 64MB，MAR 的寻址范围为 64M=2 26 ，故而是 26 位。实际的主存容量 32MB 不能代表 MAR 的位数，考虑到存储器扩展的需要，MAR 应保证能访问到

18、整个主存地址空间，反过来，MAR 的位数决定了主存地址空间的大小。5.用存储容量为 16K1 位的存储器芯片来组成一个 64K8 位的存储器，则在字方向和位方向分别扩展了_倍。（分数：2.00）A.4、2B.8、4C.2、4D.4、8 解析：解析 字方向扩展了 64K/16K=4 倍，位方向扩展了 8bit/1bit=8 倍。6.80386DX 是 32 位系统，以 4 个字节为编址单位，当在该系统中用 8KB(SK8 位)的存储芯片构造 32KB的存储体时，应完成存储器的_设计。（分数：2.00）A.位扩展 B.字扩展C.字位扩展D.字位均不扩展解析：解析 将 4 片 8KB 的存储芯片位扩

19、展为 8K8 位，又因为以 4 个字节为编址单位，要扩展到32KB，即扩展到 8K32bit，所以只用进行位扩展。7.某计算机字长为 16 位，存储器容量为 256KB，CPU 按字寻址，其寻址范围是_。 A.02 19-1 B.02 20-1 C.02 18-1 D.02 17-1（分数：2.00）A.B.C.D. 解析：解析 256KB=2 18 B，按字寻址，且字长为 16bit=2B，则可寻址的单元数=2 18 B/2B=2 17 ，其寻址范围是 02 17 -1。8.4 个 16K8 位的存储芯片，可设计为_容量的存储器。（分数：2.00）A.32K16 位 B.16K16 位C.3

20、2K8 位D.8K16 位解析：解析 4 个 16K8 位的存储芯片构成的存储器容量=416K8 位=512K 位或 64KB，只有选项 A 的容量为 64KB。需要注意：若有某项为 128K4 位，此选项是不能选的，因为芯片为 8 位，不可能将字长“扩展”成 4 位。9.16 片 2K4 位的存储器可以设计为_存储容量的 16 位存储器。（分数：2.00）A.16KB.32KC.8K D.2K解析：解析 设存储容量为 M，N(M16 位)/(2K4 位)=16，因此 M=8K。10.设 CPU 地址总线有 24 根，数据总线有 32 根，用 512K8 位的 RAM 芯片构成该机的主存储器，

21、则该机主存最多需要_片这样的存储芯片。（分数：2.00）A.256B.512C.64D.128 解析：解析 地址线为 24 根，则寻址范围是 2 24 ，数据线为 32 根，则字长为 32 位。主存的总容量=2 24 32 位，因此所需存储芯片数=(2 24 32 位)/(512K8 位)=128。11.地址总线 A 0 (高位)A 15 (低位)，用 4K4 位的存储芯片组成 16KB 存储器，则产生片选信号的译码器的输入地址线应该是_。（分数：2.00）A.A2A3 B.A0A1C.A12A13D.A14A15解析：解析 由于 A 15 为地址线的低位，接入各芯片地址端的是地址线的低 12

22、 位，即 A 4 A 15 ，共有 8 个芯片(16KB/4K 4 位=8，且位扩展时每组两片分为 4 组)组成 16KB 的存储器，则由高 2 位地址线 A 2 A 3 作为译码器的输入。12.若内存地址区间为 4000H43FFH，每个存储单元可存储 16 位二进制数，该内存区域用 4 片存储器芯片构成，则构成该内存所用的存储器芯片的容量是_。（分数：2.00）A.51216bitB.2568bitC.25616bit D.10248bit解析：解析 43FF-4000+1=400H，即内存区域为 1K 个单元，总容量为 1K16 位。现由 4 片存储芯片构成，则构成该内存的芯片容量为 1

23、K16 位/4=25616 位。13.内存按字节编址，地址从 90000H 到 CFFFFH，若用存储容量为 16K8 位芯片构成该内存，至少需要的芯片数是_。（分数：2.00）A.2B.4C.8D.16 解析：解析 CFFFF-90000+1=40000H，即内存区域有 256K 个单元。若用存储容量为 16K8bit 的芯片，则需要芯片数=(256K8)/(16K8)=16 片。14.若片选地址为 111 时，选定某一 32K16 的存储芯片工作，则该芯片在存储器中的首地址和末地址分别为_。（分数：2.00）A.00000H，01000HB.38000H，3FFFFH C.3800H，3F

24、FFHD.0000H，0100H解析：解析 32K16 的存储芯片有地址线 15 根(片内地址)，片选地址为 3 位，故地址总位数为 18 位，现高 3 位为 111，则首地址为 111000000000000000=38000H，末地址为 111111111111111111=3FFFFH。15.如图所示，若低位地址(A0A11)接在内存芯片地址引脚上，高位地址(A12A19)进行片选译码(其中，A14 和 A16 没有参加译码)，且片选信号低电平有效，则对图所示的译码电路，不属于此译码空间的地址是_。 （分数：2.00）A.AB000HABFFFHB.BB000HBBFFFHC.EF000

25、HEFFFFHD.FE000HFEFFFH 解析：解析 这是一个部分译码的片选信号，高 8 位地址中有 2 位(A14 和 A16)没有参与译码，根据译码器电路，译码输出的逻辑表达式应为 16.双端口 RAM 在_情况下会发生读/写冲突。（分数：2.00）A.左端口和右端口的地址码不同B.左端口和右端口的地址码相同 C.左端口和右端口的数据码不同D.左端口和右端口的数据码相同解析：解析 当左右端口同时读/写双端口 RAM 的某个地址时会发生冲突，此时要暂停一个端口访存。17.交叉存储器实际上是一种_的存储器，它能_执行多个独立的读/写操作。（分数：2.00）A.模块式、并行 B.整体式、并行C

26、.模块式、串行D.整体式、并行解析：解析 多体并行交叉存储器由多个独立的、容量相同的存储模块组成，每个体的读/写过程可以重叠进行，故 A 正确。18.已知单个存储体的存储周期为 110ns，总线传输周期为 10ns，则当采用低位交叉编址的多模块存储器时，存储体数应_。（分数：2.00）A.小于 11B.等于 11C.大于 11D.大于等于 11 解析：解析 为了保证第二次启动某个体时，它的上次存取操作己完成，存储体的数量应大于等于11(110ns/10ns=11)。19.一个四体并行低位交叉存储器，每个模块的容量是 64K32 位，存取周期为 200ns，总线周期为50ns，在下述说法中_是正

27、确的。（分数：2.00）A.在 200ns 内，存储器能向 CPU 提供 256 位二进制信息B.在 200ns 内，存储器能向 CPU 提供 128 位二进制信息C.在 50ns 内，每个模块能向 CPU 提供 32 位二进制信息D.以上都不对 解析：解析 低位交叉存储器采用流水线技术，存取周期为 200ns，总线周期为 50ns，四体并行低位交叉，那么按照公式，连续读取 4 个字的时间 t=200+(4-1)50=350ns，所以存储器能在 350ns 内向 CPU 提供 128 位(32 位4 体)，故 D 正确、A 错误。20.某机器采用四体低位交叉存储器，现分别执行下述操作：读取 6

28、 个连续地址单元中存放的存储字，重复 80 次；读取 8 个连续地址单元中存放的存储字，重复 60 次。则、所花费的时间之比为_。（分数：2.00）A.1:1B.2:1C.4:3 D.3:4解析：解析 在每轮读取存储器的前 6 个 T/4 时间(共 3T/2)内，依次进入各体。下一轮欲读取存储器时，最近访问的 M1 还在占用中(才过 T/2 的时间)，因此必须再等待 T/2 的时间才能开始新的读取(M1 连续完成两次读取，也即总共 2T 的时间即可进入下一轮)。 (注意：进入下一轮不需要第 6 个字读取结束，第 5 个字读取结束，M1 就已经空出来了，即可马上进入下一轮。) 最后一轮读取结束的

29、时间是本轮第 6 个字读取结束，共(6-1)(T/4)+T=2.25T。 情况的总时间为(80-1)2T+2.25T=160.25T。 每轮读取 8 个存储字刚好经过 2T 的时间，每轮结束后，最近访问的 M1 刚好经过了 T 的时间，此时可以立即开始下一轮的读取。 最后一轮读取结束的时间是本轮第 8 个字读取结束，共(8-1)(T/4)+T=2.75T。 情况的总时间为(60-1)2T+2.75T=120.75T。 故情况和所花费的总时间比为 4:3。 21.下列说法中，正确的是_。 高位多体交叉存储器能很好地满足程序的局部性原理 高位四体交叉存储器可能在一个存储周期内连续访问四个模块 双端

30、口存储器可以同时访问同一区间、同一单元（分数：2.00）A.、B.、 C.只有D.只有解析：解析 中：高位多体交叉存储器由于是在单个存储器中字是连续存放的，所以不能保证程序的局部性原理；而低位多体交叉存储器由于是交叉存放，所以能很好地满足程序的局部性原理，故错误。中：高位四体交叉存储器虽然不能满足程序的连续读取，但是仍然有可能一次连续读出彼此地址相差一个存储体容量的 4 个字，虽然概率比较小，但是也非不可能，故正确。中：双端口存储器具有两套独立读/写口，具有各自的地址寄存器和译码电路，所以可以同时访问同一区间、同一单元，故正确。综上，、正确。22.某计算机使用 4 体交叉编址存储器，假定在存储

31、器总线上出现的主存地址(十进制)序列为8005，8006，8007，8008，8001，8002，8003，8004，8000，则可能发生访存冲突的地址对是_。（分数：2.00）A.8004 和 8008B.8002 和 8007C.8001 和 8008D.8000 和 8004 解析：解析 每个访存地址对应的存储模块序号(0、1、2、3)如下所示： 访存地址 8005 8006 8007 8008 8001 8002 8003 8004 8000 模块序号 1 2 3 0 1 2 3 0 0 其中，模块序号=访存地址%存储器交叉模块数。 判断可能发生访存冲突的规则是：给定的访存地址在相邻的

32、四次访问中出现在同一个存储模块内。据此，根据上表可知 8004 和 8000 对应的模块号都为 0，即表明这两次的访问出现在同一模块内且在相邻的访问请求中，满足发生冲突的条件。二、综合应用题(总题数：9，分数：60.00)23.主存储器的地址寄存器和数据寄存器各自的作用是什么?设一个 1MB 容量的存储器，字长为 32 位，问：1)按字节编址，地址寄存器和数据寄存器各几位?编址范围为多大? 2)按字编址，地址寄存器和数据寄存器各几位?编址范围为多大? （分数：3.00）_正确答案：()解析：在主存储器中，地址寄存器 MAR 用来存放当前 CPU 访问的内存单元地址，或存放 CPU 写入内存的内

33、存单元地址。数据寄存器 MDR 用来存放由内存中读出的信息或者写入内存的信息。 1)按字节编址，1MB=2 20 8 位，地址寄存器为 20 位，数据寄存器为 8 位，编址范围为00000HFFFFFH(FFFFFH-00000H+1=100000H=2 20 )。 2)按字编址，1MB=2 18 32 位，地址寄存器为 18 位，数据寄存器为 32 位，编址范围为00000H3FFFFH(3FFFFH-00000H+1=40000H=2 18 )。用一个 512K8 位的 Flash 存储芯片组成一个 4M32 位的半导体只读存储器，存储器按字编址，试回答以下问题：（分数：9.00）(1).

34、该存储器的数据线数和地址线数分别为多少?（分数：3.00）_正确答案：()解析：由于所需组成存储器的最终容量为 4M32 位，所以需要 32 根数据线。而存储器又是按字编址，所以此时不需要将存储器的容量先转换成 16M8 位，直接就是 4M32 位中的 4M，所以只需要 22 根地址线(2 22 =4M)即可。(2).共需要几片这样的存储芯片?（分数：3.00）_正确答案：()解析：采用 512K8 位的 Flash 存储芯片组成 4M32 位的存储器时，需要同时进行位扩展和字扩展。 位扩展：4 片 512K8 位的 Flash 存储芯片位扩展可组成 512K32 位的 Flash 存储芯片。

35、 字扩展：8 片 512K32 位的 Flash 存储芯片字扩展可组成 4M32 位的存储器。 综上可知，一共需要 48=32 片 512K8 位的存储芯片。(3).说明每根地址线的作用。（分数：3.00）_正确答案：()解析：在 CPU 的 22 根地址线中(A 0 A 21 )，地址线的作用分配如下： 首先，此时不需要指定 A 0 、A 1 来标识每一组中的 4 片存储器，因为此时是按字寻址，所以 4 片每次都是一起取的，而不是按字节编址时，需要取 4 片中的某一片。 A 0 A 18 ：每一片都是 512K，所以需要 19 位(2 19 =512K)来表示。 A 19 、A 20 、A

36、21 ：因为在扩展中 4 片一组，一共有 8 组(=2 3 )，所以需要用 3 位地址线来决定取哪一组(通过 3/8 译码器形成片选信号)。有一组 16K16 位的存储器，由 1K4 位的 DRAM 芯片构成(芯片是 6464 结构)。问：（分数：6.00）(1).共需要多少 RAM 芯片?（分数：3.00）_正确答案：()解析：存储器的总容量为 16K16 位，RAM 芯片为 1K4 位，故所需芯片总数为(16K16 位)/(1K4 位)=64 片。(2).采用异步刷新方式，如单元刷新间隔不超过 2ms，则刷新信号周期是多少?（分数：3.00）_正确答案：()解析：采用异步刷新方式，在 2m

37、s 时间内分散地把芯片 64 行刷新一遍，故刷新信号的时间间隔为2ms/64=31.25s，即可取刷新信号周期为 31s。 刷新周期也可以取 30s，只要小于 31.25s 即可，但通常取刷新间隔的整数部分。设有 32 片 256K1 位的 SRAM 芯片。回答以下问题：（分数：9.00）(1).采用位扩展方法可以构成多大容量的存储器?（分数：3.00）_正确答案：()解析：采用位扩展法，32 片 256K1 位的 SRAM 芯片可构成 256K32 位的存储器。(2).如果采用 32 位的字编址方式，该存储器需要多少地址线?（分数：3.00）_正确答案：()解析：如果采用 32 位的字编址方

38、式，则需要 18 条地址线，因为 2 18 =256K。(3).画出该存储器与 CPU 连接的结构图，设 CPU 的接口信号有地址信号、数据信号和控制信号 （分数：3.00）_正确答案：()解析：用 作为芯片选择信号， 作为读写控制信号，该存储器与 CPU 连接的结构图如下图所示，因为存储容量为 256K32 位=1024KB=2 20 B，所以 CPIJ 访存地址为 A 19 A 2 ，最高地址位为 A 19 (A 0 、A 1 保留作为字节编址，本题中未画出)。 24.某机主存空间为 64KB，I/O 空间与主存单元统一编址，I/O 空间占用 1KB，范围为 FC00HFFFFH。可选用

39、8K8 位和 1K8 位两种 SRAM 芯片构成主存储器， （分数：3.00）_正确答案：()解析：由于 64KB 存储空间中，I/O 占用了最高 1KB 空间(FC00HFFFFH)，RAM 芯片应当分配在余下的低63KB 空间。选用 7 片 8K8 位芯片和 7 片 1K8 位芯片，共计 63KB。 8K8RAM 芯片共有 8K 个 8 位的存储单元，片内地址应有 log 2 (8K)=13 根，分别连接地址线 A 12 A 0 ，每片的地址范围为 0000H1FFFH。 64KB 的存储器应有 64K 个存储单元，地址线应有 log 2 (64K)=16 根。地址范围为 0000HFFF

40、FH。 地址线 A 12 A 0 并行连接到 7 片 8K8 位 RAM 芯片的 13 个地址端，用 3 根高地址线 A 15 、A 14 、A 13 经 3/8 译码器译码，译码器的 7 个输出端(000110)分别接到 7 片 8K8 位芯片的片选端，用以选择 7片 8K8 位芯片中的 1 片。剩下 1 个输出端 111 用以控制另一个 3/8 译码器。 1K8 的存储器共有 1K 个存储单元，地址线应有：log 2 (1K)=10 根。地址范围为 000H3FFH。地址线 A 9 A 0 ，共 10 根，并行连接到 7 片 1K8 位 RAM 芯片的 10 个地址端。3 根地址线 A 12 、A 11 、A 10 经 3/8 译码器译码，译码器的 7 个输出端(000110)分别接到 7 片 1K8 位芯片的片选