【计算机类职业资格】软件水平考试（中级）软件设计师上午（基础知识）试题-试卷36及答案解析.doc

《【计算机类职业资格】软件水平考试（中级）软件设计师上午（基础知识）试题-试卷36及答案解析.doc》由会员分享，可在线阅读，更多相关《【计算机类职业资格】软件水平考试（中级）软件设计师上午（基础知识）试题-试卷36及答案解析.doc（13页珍藏版）》请在麦多课文档分享上搜索。

1、软件水平考试（中级）软件设计师上午（基础知识）试题-试卷 36及答案解析(总分：60.00，做题时间：90 分钟)一、选择题(总题数：29，分数：60.00)1.选择题（）下列各题 A、B、C、D 四个选项中，只有一个选项是正确的，请将此选项涂写在答题卡相应位置上，答在试卷上不得分。_2.多计算机系统属于(1)体系结构。（分数：2.00）A.SISDB.SIMDC.MISDD.MIMD3.(2)用于将显卡、声卡、网卡和硬盘控制器等高速外围设备直接挂在 CPU总线上。（分数：2.00）A.STD总线B.交叉开关C.PCI总线D.Centronic总线4.(3)不属于计算机控制器中的部件。（分数：

2、2.00）A.程序计数器 PCB.时序发生器C.程序状态字寄存器 PSWD.数据缓冲寄存器5.两个同符号的数相加或异符号的数相减，所得结果的符号位 sF和进位标志 CF进行(4)运算为 1时，表示运算的结果产生溢出。（分数：2.00）A.与B.或C.与非D.异或6.32位计算机中的 32是指该计算机(5)。（分数：2.00）A.能同时处理 32位二进制数B.能同时处理 32位十进制数C.具有 32根地址总线D.运算精度可达小数点后 32位7.以下设施中，存取速度最快的是(6)。（分数：2.00）A.主存B.CacheC.寄存器D.高速磁盘8.下面关于局部性原理的描述正确的是(7)。（分数：2.

3、00）A.程序代码顺序执行B.程序按照非一致性方式访问内存C.程序连续地访问许多变量D.程序在一段时间内访问相对小的一段地址空间9.以下关于在 IO 设备与主机间交换数据的叙述中，错误的是(8)。（分数：2.00）A.中断方式下，CPU 需要执行程序来实现数据传送B.按交换数据的效率从低到高：程序控制方式、中断方式、DMA 方式C.中断方式和 DMA方式相比，快速 IO 设备更适合采用中断方式传递数据D.若同时接到 DMA请求和中断请求，CPU 优先响应 DMA请求10.以下关于 CISCRISC 计算机的叙述中，正确的是(9)。（分数：2.00）A.虽然 RISC机器指令数量比 CISC机器

4、少，但功能更强大B.RISC机器指令使用频度比 CISC机器更均衡C.RISC采用硬布线逻辑控制；CISC 采用微程序控制技术D.RISC机器指令系统中，各类指令都可以操作内存11.浮点数由以下三部分组成：符号位 S，指数部分 E和尾数部分 M。在总长度固定的情况下，增加 M的位数、减少 E的位数可以(10)。（分数：2.00）A.扩大可表示的数的范围同时降低精度B.扩大可表示的数的范围同时提高精度C.减小可表示的数的范围同时降低精度D.减小可表示的数的范围同时提高精度12.下列描述中，正确的是(11)。（分数：2.00）A.采用原码表示法，可以保证运算过程与手工运算方法保持一致B.采用补码表

5、示法，其目的是为了简化计算机运算部件的设计C.正数的原码与补码是不一样的D.采用补码表示法，可以提高数据的运算精度13.与十进制数 100不相等的数是(12)。（分数：2.00）A.(1100100) 2B.(144) 8C.(350) 5D.(66) 1614.下列部件中，(13)用来保存当前 CPU所访问的内存单元地址。（分数：2.00）A.PC(程序计数器)B.AR(地址寄存器)C.AC(累加器)D.MDR(数据寄存器)15.下列关于寻址方式的描述中，错误的是(14)。（分数：2.00）A.立即寻址方式中，地址码中的内容即操作数B.直接寻址方式中，只需要访问内存一次，即可读取到操作数C.

6、间接寻址方式中，需要访问内存两次，才能读取到操作数D.寄存器寻址方式中，存放操作数的内存地址存放在寄存器中16.下列叙述中，错误的是(15)。（分数：2.00）A.内存储器一般由 ROM和 RAM组成B.RAM中存储的数据一旦断电就会消失C.CPU可以直接存储硬盘中的数据D.存储在 ROM中的数据断电后也不会消失17.若内存按字节编址，用存储容量为 16K8比特的存储器芯片构成地址编号为 B0000HEFFFFH 的内存空间，则至少需要(16)片。（分数：2.00）A.8B.10C.12D.1618.设用 2K8位的存储器芯片组成 16K8位的存储器(地址单元为 0000H3FFFH，每个芯片

7、的地址空间连续)，则地址单元 0B1FH所在芯片的最小地址编号为(17)。（分数：2.00）A.0000 HB.2800 HC.2000 HD.0800 H19.某计算机指令字长为 16位，指令有双操作数、单操作数和无操作数 3种格式，每个操作数字段均用 6位二进制数表示，该指令系统共有 M条(m16)双操作数指令，并存在无操作数指令。若采用扩展操作码技术，那么最多还可设计出(18)条单操作数指令。（分数：2.00）A.2 6B.(2 4 -m)2 6 -1C.(2 4 -m)2 6D.(2 4 -m)(2 6 -1)20.内存容量为 16GB，字长为 64位，则(19)。（分数：2.00）A

8、.地址总线和数据总线的宽度都为 64B.地址总线的宽度为 34，数据总线的宽度为 64C.地址总线的宽度为 34，数据总线的宽度为 8D.地址总线的宽度为 64，数据总线的宽度为 821.现有四级指令流水线，分别完成取指、分析、运算、传送结果 4步操作。若完成上述操作的时间依次为 6ns、8ns、12ns、10ns，则流水线的操作周期应设计为(20)ns。（分数：2.00）A.6B.8C.10D.1222.计算机的用途不同，对其部件的性能指标要求也有所不同。以科学计算为主的计算机，应该(21)。（分数：2.00）A.对外存储器的读写速度要求较高，且要重点考虑 CPU的主频和字长B.对主机的运算

9、速度要求较高，且要重点考虑 CPU的主频和字长C.对 IO 设备的速度要求较高，且要重点考虑硬盘读写速度和字长D.对主机的运算速度要求较高，且要重点考虑硬盘读写速度和字长23.某公司拟配置存储容量不少于 9TB的磁盘阵列用于存储数据。假设只能购买每块存储容量为 2TB的磁盘，以下说法正确的是(24)。（分数：2.00）A.如果配置 RAID5的磁盘阵列，需要购买 6块磁盘。在使用过程中当任何一块磁盘出现故障时，数据的完整性不受影响B.如果配置 RAID0的磁盘阵列，需要购买 5块磁盘，在使用过程中当任何一块磁盘出现故障时，数据的完整性不受影响C.如果配置 RAID0+1的磁盘阵列，需要购买 7

10、块磁盘，在使用过程中当任何两块磁盘出现故障时，数据的完整性不受影响D.如果配置 RAID1+0的磁盘阵列，需要购买 9块磁盘，在使用过程中当任何两块磁盘出现故障时，数据的完整性不受影响24.某计算机系统由下图所示的部件构成，假定每个部件的千小时可靠度都为 R，则该系统的千小时可靠度为(27)。 （分数：2.00）A.R+2R4B.R+R 2 4C.R(1-(1-R) 2 )D.R(1-(1-R) 2 ) 225.存储器中数据常用的存取方式有顺序存取、直接存取、随机存取和相联存取等 4种，(28) 的存取时间与存储位置无关（分数：2.00）A.随机存取和顺序存取B.顺序存取和相联存取C.随机存取

11、和直接存取D.随机存取和相联存取26.利用海明码来进行纠正单位错，如果有 8位信息位，则需要加入(29)位校验位。（分数：2.00）A.3B.4C.7D.827.假设用一条 4级流水线结构来完成一条指令的取指、指令译码和取数运算以及送回结果 4个基本操作，每段执行时间是 10ns、20ns、30ns、40ns，则连续输入 100条时的吞吐率为(30)。（分数：2.00）A.25310 7 SB.24610 7 sC.26410 7 SD.29410 7 s高速缓存 Cache与主存间采用全相连地址映像方式，高速缓存的容量为 4MB，分为 4块，每块 1MB，主存容量为 256MB。若主存读写时

12、间为 30ns，高速缓存的读写时间为 3ns，平均读写时间为 354ns，则该高速缓存的命中率为(22)。若地址变换表如表 6-1所示，则主存地址为 8888888H时，高速缓存地址为(23)H。 （分数：4.00）(1).(22)（分数：2.00）A.90B.95C.98D.99(2).(23)（分数：2.00）A.488888B.388888C.288888D.188888每一条指令都可以分解为取指、分析和执行三步。已知取指时间 t 取指 =5t，分析时间 t 分析 =4t，执行时间 t 执行 =5t。如果按顺序方式从头到尾行完 100条指令需(25)t。如果按照执行k、分析k+1、取指k

13、+2 重叠的流水线方式执行指令，从头到尾执行完 500条指令需(26)t。（分数：4.00）(1).(25)（分数：2.00）A.1390B.1395C.1400D.1407(2).(26)（分数：2.00）A.2492B.2500C.2510D.2515软件水平考试（中级）软件设计师上午（基础知识）试题-试卷 36答案解析(总分：60.00，做题时间：90 分钟)一、选择题(总题数：29，分数：60.00)1.选择题（）下列各题 A、B、C、D 四个选项中，只有一个选项是正确的，请将此选项涂写在答题卡相应位置上，答在试卷上不得分。_解析：2.多计算机系统属于(1)体系结构。（分数：2.00）

14、A.SISDB.SIMDC.MISDD.MIMD 解析：解析：本题考查计算机组成与体系结构的 Flynn分类法，是常考的知识点。Flynn 分类法是根据指令流、数据流和多倍性三方面来进行分类的，具体如表 6-2所示。3.(2)用于将显卡、声卡、网卡和硬盘控制器等高速外围设备直接挂在 CPU总线上。（分数：2.00）A.STD总线B.交叉开关C.PCI总线 D.Centronic总线解析：解析：STD 总线是一种规模最小、面向工业控制的 8位系统总线，支持多处理器系统。1978 年Pro-Log公司将 STD总线作为工业标准推出，随后被批准为国际标准 IEEE 961，是一种很老的总线。按STD

15、总线标准设计的模块式工控机，采用小板结构，每种模板功能单一，有 CPU模板、内储模板、键盘显示模板、串行接口模板、AD 转换模板、DA 转模板等，按扩展要求可选用其中几块模板，并支持多个CPU模板，非常灵活、方便、可靠。 交叉开关将各个 CPU连接成动态互连网络，组成多处理机系统。 PCI(Peripheral Componem Interconnect，外部组件互连)总线用于将显卡、声卡、网卡和硬盘控制器等高速外围设备直接挂在 CPU总线上，其负责 CPU和外围设备的通信。 集群系统是一种多处理机系统。集群系统一般使用局域网将一组高性能工作站或者高档 PC按一定结构连接起来，并在并行程序设计

16、及可视化人机交互集成开发环境支持下，统一调度、协同处理，实现高效并行处理。 我们知道，通过插在 PCI插槽上的网卡可以组建局域网，所以，通过 PCI总线是可以组建多处理机系统。 Centronie 总线属于外部总线，它的接口是一种打印机并行接口标准，用于将计算机与打印机等外设相连接。4.(3)不属于计算机控制器中的部件。（分数：2.00）A.程序计数器 PCB.时序发生器C.程序状态字寄存器 PSW D.数据缓冲寄存器解析：解析：计算机硬件系统由运算器、控制器、存储器、输入设备和输出设备 5大部件组成。其中运算器和控制器组成中央处理器(CPU)。运算器负责完成算术、逻辑运算功能，通常由 ALU

17、(算术逻辑单元)、数据缓冲寄存器、累加寄存器、多路转换器、数据总线组成；控制器是分析和执行指令的部件，也是统一指挥和控制计算机各个部件按时序协调操作的部件，通常由程序计数器(PC)、指令寄存器、指令译码器、状态条件寄存器、时序发生器、微操作信号发生器等组成。5.两个同符号的数相加或异符号的数相减，所得结果的符号位 sF和进位标志 CF进行(4)运算为 1时，表示运算的结果产生溢出。（分数：2.00）A.与B.或C.与非D.异或 解析：解析：解答这道题，首先需要清楚一个概念，即-什么是溢出。溢出是指运算结果超出机器数的表示范围。从这个概念可以了解到，两个异号数相加不会产生溢出，仅两个同号数相加时

18、才有可能产生溢出。两个正数相加而绝对值超出允许的表示范围时称为正溢，两个负数相加而绝对值超出允许的表示范围时则称为负溢。一旦溢出，溢出的部分将丢失，留下来的结果将不正确。如果只有一个符号位，溢出将使结果的符号位产生错乱。因此，一般计算机中都设置了溢出判断逻辑，如果产生溢出，将停机并显示“溢出”标志。 现在来看几个典型的例子，从中可以总结出判断溢出的方法。其实在平时的学习当中，大家也应该尽可能多地自己总结规律。 在下面的例题中，二进制数首位为符号位，后面 4位为数据位。采用补码运算。 例 1： 3+6=9 0 0011 0 0110 0 1001 例 2： 8+9=17 0 1000 0 100

19、1 1 0001(正溢) 例 3： 8+(-5)=3 0 1000 1 1011 0 0011 例 4： (-9)+(-8)=-17 1 0111 1 1000 0 1111(负溢) 看完上面的 4个运算式，可以开始总结规律了。由于上面的计算，是对两个 4位的带符号二进制数进行运算，运算结果仍是一个 4位带符号二进制数。所以其运算结果的范围应是-16+15，非常明显，上面的例 2和例 4的结果溢出了。接下来，对这几个例题进行详细分析。为了便于分析，令两个操作数的符号位分别为 S a 和 S b 。结果的符号位为 S f 。符号位直接参与运算，所产生的符号位进位为 C f 。将符号位之后的 A1

20、和 B1称为最高有效位，它产生的进位为 C。在例 3中，C=1，但并未溢出，所以进位不等于溢出，不能简单地根据单个进位信号去判断有无溢出，而应当从几个相关信号之间的关联去进行溢出判断。 根据这些信号的关联，可以推出多种判断溢出的关系。 溢出判断方法一： 溢出= 这个式子其实是由两部分组成的，分别说明了两种情况的溢出。 第一种情况： 表示当操作数符号位 S a 和 S b 都为 0，且结果的符号位为 1时，产生溢出。符号位 S a 和 S b 都为 0表示两个操作数均为正数，所以这种情况被称为“正溢”。 例 2符合此情况。 第二种情况： 6.32位计算机中的 32是指该计算机(5)。（分数：2.

21、00）A.能同时处理 32位二进制数 B.能同时处理 32位十进制数C.具有 32根地址总线D.运算精度可达小数点后 32位解析：解析：32 位处理器的计算机是指此类计算机能同时处理 32位二进制数，而 64位处理的计算机是指此类计算机能同时处理 64位二进制数。64 位相对于 32位来说： (1)设计初衷不同，64 位机器主要用于满足机械设计和分析、三维动画、视频编辑和创作，以及科学计算和高性能计算应用程序等领域中需要大量内存和浮点性能的客户需求。 (2)要求配置不同：64 位要能很好地发挥作用，需要配置 64位操作系统及 64位的软件才能发挥最佳性能。 (3)运算速度不同：64 位处理器一

22、次可提取 64位数据，比 32位提高了一倍，理论上性能会相应提升 1倍。7.以下设施中，存取速度最快的是(6)。（分数：2.00）A.主存B.CacheC.寄存器 D.高速磁盘解析：解析：存储器是计算机(包括微机)硬件系统的重要组成部分，有了存储器，计算机才具有“记忆”功能，才能把程序及数据的代码保存起来，才能使计算机系统脱离人的干预，而自动完成信息处理的功能。存储器系统的三项主要性能指标是容量、速度和成本。存储器的存取速度直接决定了整个计算机的运行速度，因此，存取速度是存储器系统的重要的性能指标之一。 主存储器，指的就是主板上的存储部件，是CPU直接与之沟通，并用其存储数据的部件，存放当前正

23、在使用的(即执行中)的数据和程序，它的物理实质就是一组或多组具备数据输入输出和数据存储功能的集成电路，内存只用于暂时存放程序和数据，一旦关闭电源或发生断电，其中的程序和数据就会丢失。主存储器通常分为 RAM和 ROM两部分。RAM 可读可写，ROM只能读不能写。 主存与 CPU之间的硬连接。主存与 CPU的硬连接有三组连线：地址总线(AB)、数据总线(DB)和控制总线(CB)。 高速缓冲存储器(Cache)其原始意义是指存取速度比一般随机存取记忆体(RAM)来得快的一种 RAM，一般而言它不像系统主记忆体那样使用 DRAM技术，而使用昂贵但较快速的 SRAM技术，也有快取记忆体的名称；Cach

24、e 的容量很小，它保存的内容只是主存内容的一个子集，且 Cache与主存的数据交换是以块为单位。地址映射即是应用某种方法把主存地址定位到 Cache中。 高速缓冲存储器Cache是存在于主存与 CPU之间的一级存储器，由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多，接近于 CPU的速度。 寄存器是中央处理器内的组成部分。寄存器是有限存储容量的高速存储部件，它们可用来暂存指令、数据和位址。在中央处理器的控制部件中，包含的寄存器有指令寄存器(m)和程序计数器(PC)。在中央处理器的算术及逻辑部件中，包含的寄存器有累加器(ACC)。寄存器是内存阶层中的最顶端，也是系统获得操作资料的最快

25、速途径。寄存器是 CPU内部的元件，寄存器拥有非常高的读写速度，所以在寄存器之间的数据传送非常快。寄存器是 CPJ为了运算，必须要有的临时存放数据的器件；而cache是为了弥补 CPU和内存的速度上的差异设置的缓存。显然 cache的速度在寄存器 register与内存之间。8.下面关于局部性原理的描述正确的是(7)。（分数：2.00）A.程序代码顺序执行B.程序按照非一致性方式访问内存C.程序连续地访问许多变量D.程序在一段时间内访问相对小的一段地址空间 解析：解析：程序的局部性原理，即程序的地址访问流有很强的时序相关性，未来的访问模式与最近已发生的访问模式相似。虚拟内存操作是基于程序执行的

26、局部性原理，程序的局部性包括时间局部性、空间局部性等，如循环程序。在这里指程序在一段时间内访问相对小的一段地址空间。9.以下关于在 IO 设备与主机间交换数据的叙述中，错误的是(8)。（分数：2.00）A.中断方式下，CPU 需要执行程序来实现数据传送B.按交换数据的效率从低到高：程序控制方式、中断方式、DMA 方式C.中断方式和 DMA方式相比，快速 IO 设备更适合采用中断方式传递数据 D.若同时接到 DMA请求和中断请求，CPU 优先响应 DMA请求解析：解析：本题考查计算机系统基础知识。 常用的 IO 设备和 CPU之间数据传送控制方式有 4种，分别为程序直接控制方式、中断控制方式、D

27、MA 方式和通道方式。 程序直接控制方式和中断控制方式都只适用于简单、外设很少的计算机系统，因为程序直接控制方式耗费大量的 CPU时间，而且无法检测发现设备或其他硬件产生的错误，设备与 CPU、设备与设备只能串行工作。中断控制方式虽然在某种程度上解决了上述问题，但由于中断次数多，因而 CPU仍需要花费较多的时间处理中断，而且能够并行操作的设备台数也受到中断处理时间的限制，中断次数增多也导致数据丢失。DMA 方式和通道方式较好地解决了上述问题。这两种方式采用了外设和内存直接交换数据的方式。只有在一段数据传送结束时，才发出中断信号要求 CPU做善后处理，从而大大减少了 CPU的工作负担。DMA 方

28、式与通道控制方式的区别是，DMA 方式要求CPU。执行设备驱动程序来启动设备，给出存放数据的内存起始地址以及操作方式和传送字节长度等；而通道控制方式则是在 CPU发出 IO 启动命令之后，由通道指令来完成这些工作。10.以下关于 CISCRISC 计算机的叙述中，正确的是(9)。（分数：2.00）A.虽然 RISC机器指令数量比 CISC机器少，但功能更强大B.RISC机器指令使用频度比 CISC机器更均衡C.RISC采用硬布线逻辑控制；CISC 采用微程序控制技术 D.RISC机器指令系统中，各类指令都可以操作内存解析：解析：为了提高操作系统的效率，人们最初选择了向指令系统中添加更多、更复杂

29、的指令，而随着不断地升级和向后兼容的需要，指令集也越来越大。这种类型的计算机，称为复杂指令计算机 CISC。后来研究发现，计算机指令系统如果使用少量结构简单的指令会提高计算机的性能，这就是精简指令集计算机 RISC。计算机执行程序所需的时间 P由三方面因素决定：编译后产生的机器指令数 I、执行每条指令所需的平均周期数 CPI，以及每个机器周期的时间 T。它们的关系是 P=ICPIT。RISC 正是通过简化指令的途径使算机结构更合理，减少指令执行周期数，提高运算速度。虽然 RISC编译后产生的机器指令数(I)增多了，但指令所需的周期数(CPI)和每个周期的时间(T)都可以减少。它与 CISC可谓

30、各有特色，如表 6-3所示。11.浮点数由以下三部分组成：符号位 S，指数部分 E和尾数部分 M。在总长度固定的情况下，增加 M的位数、减少 E的位数可以(10)。（分数：2.00）A.扩大可表示的数的范围同时降低精度B.扩大可表示的数的范围同时提高精度C.减小可表示的数的范围同时降低精度D.减小可表示的数的范围同时提高精度 解析：解析：浮点数的表示形式如下： N=Mr E 其中，r 是浮点数阶码的底，与尾数的基数相同，通常r=2。E 和 M都是带符号的定点数，E 叫做阶码，M 叫做尾数。浮点数的一般格式如图 6-1所示，浮点数的底是隐含的，在整个机器数中不出现。阶码的符号位为 E s ，阶码

31、的大小反映了在数 N中小数点的实际位置；尾数的符号位为 M s ，它也是整个浮点数的符号位，表示了该浮数的正、负。 12.下列描述中，正确的是(11)。（分数：2.00）A.采用原码表示法，可以保证运算过程与手工运算方法保持一致B.采用补码表示法，其目的是为了简化计算机运算部件的设计 C.正数的原码与补码是不一样的D.采用补码表示法，可以提高数据的运算精度解析：解析：本题主要考查对数据不同编码方式的理解，最为常见数据编码方式有原码、反码、补码、移码。其中一个正数的原码、补码、反码是相同的，负数则不同。补码和移码的正负零是同一种编码，原码和反码则不是。 另外，各类运算都等可以采用补码进行，特别是

32、对于有符号数的运算。在计算机中设计补码的目的一是为了使符号位能与有效值部分一起参加运算，从而简化运算规则，使运算部件的设计更简单；二是为了使减法运算转换为加法运算，进一步简化计算机中运算器的线路设计。因此在计算机系统中常采用补码来表示和运算数据，原因是采用补码可以简化计算机运算部件的设计。13.与十进制数 100不相等的数是(12)。（分数：2.00）A.(1100100) 2B.(144) 8C.(350) 5D.(66) 16 解析：解析：本题主要考查数制间的转换，是考试的一个重要知识点。本题主要是要将十进制与 R进制数进行转换，而 R进制数转换成十进制数通常使用按权展开法。具体操作方式为

33、将 R进制数的每一位数值用Rk形式表示，即幂的底数是 R，指数为 k，k 与该位和小数点之间的距离有关。当该位位于小数点左边，k值是该位和小数点之间数码的个数，而当该位位于小数点右边，k 值是负值，其绝对值是该位和小数点之间数码的个数加 1。 例如，A 选项的二进制 1100100，采用这种方法转换可得表达式：126+125+122=100，其他的也是同样的道理可以得到，最后的结果是 D选项的十六进制数转换为十进制后，结果为 6161+6160=102。14.下列部件中，(13)用来保存当前 CPU所访问的内存单元地址。（分数：2.00）A.PC(程序计数器)B.AR(地址寄存器) C.AC(

34、累加器)D.MDR(数据寄存器)解析：解析：本题主要考查寄存器的相关内容。 程序计数器是用于存放下一条指令所在单元的地址的地方。在程序执行前，必须将程序的起始地址，即程序的一条指令所在的内存单元地址送入程序计数器，当执行指令时，CPU 将自动修改程序计数器的内容，即每执行一条指令程序计数器增加一个量，使其指向下一个待指向的指令。程序的转移等操作也是通过该寄存器来实现的。 地址寄存器一般用来保存当前 CPU所访问的内存单元的地址，以方便对内存的读写操作。 累加器是专门存放算术或逻辑运算的一个操作数和运算结果的寄存器。 数据寄存器主要是用来保存操作数和运算结果等信息的，其目的是为了节省读取操作数所

35、需占用总线和访问存储器的时间。15.下列关于寻址方式的描述中，错误的是(14)。（分数：2.00）A.立即寻址方式中，地址码中的内容即操作数B.直接寻址方式中，只需要访问内存一次，即可读取到操作数C.间接寻址方式中，需要访问内存两次，才能读取到操作数D.寄存器寻址方式中，存放操作数的内存地址存放在寄存器中 解析：解析：本题主要考查寻址方式。常见的寻址方式主要有如下几种： (1)立即寻址方式。 指令的地址字段指出的不是操作数的地址，而是操作数本身。这种方式的特点是指令执行时间很短，不需要访问内存取数。 (2)直接寻址方式。 直接寻址特点是：在指令格式的地址字段中直接指出操作数在内存的地址D。采用

36、这种方式，只需根据地址字段中的值，即可访问内存读取到操作数。 (3)间接寻址方式。 间接寻址的情况下，指令地址字段中的形式地址 D不是操作数的真正地址，而是操作数地址的指示器，D 单元的内容才是操作数的有效地址。间接寻址方式是早期计算机中经常采用的方式，但由于两次访问内存，影响指令执行速度，现在已不大使用。 (4)寄存器寻址方式和寄存器间接寻址方式。 当操作数不放在内存中，而是放在 CPU的通用寄存器中时，可采用寄存器寻址方式。此时指令中给出的操作数地址不是内存的地址单元号，而是通用寄存器的编号。 寄存器间接寻址方式与寄存器寻址方式的区别在于：指令格式中的寄存器内容不是操作数，而是操作数的地址

37、，该地址指明的操作数在内存中。 (5)相对寻址方式。 相对寻址是把程序计数器 PC的内容加上指令格式中的形式地址 D而形成操作数的有效地址。程序计数器的内容就是当前指令的地址。“相对”寻址，就是相对于当前的指令地址而言的。采用相对寻址方式的好处是程序员无须用指令的绝对地址编程，所编程序可以放在内存任何地方。此时形式地址 D通常称为偏移量，其值可正可负，相对于当前指令地址进行浮动。 (6)基址寻址方式。 基址寻址方式是将 CPU中基址寄存器的内容加上指令格式中的形式地址而形成操作数的有效地址。它的优点是可以扩大寻址能力。与形式地址相比，基址寄存器的位数可以设置得很长，从而可以在较大的存储空间中寻

38、址。 (7)变址寻址方式。 变址寻址方式与基址寻址方式计算有效地址的方法很相似，把 CPU中某个变址寄存器的内容与偏移量 D相加来形成操作数有效地址。使用变址寻址方式的目的不在于扩大寻址空间，而在于实现程序块的规律性变化。综上所述，可知本题答案选 D。16.下列叙述中，错误的是(15)。（分数：2.00）A.内存储器一般由 ROM和 RAM组成B.RAM中存储的数据一旦断电就会消失C.CPU可以直接存储硬盘中的数据 D.存储在 ROM中的数据断电后也不会消失解析：解析：本题主要考查存储器的基本内容。 ROM(Read Only Memory)和 RAM(Random Access Memory

39、)指的都是半导体存储器，ROM 只能读、不能写。RAM 这个词的由来是因为早期的计算机曾经使用磁鼓作为内存，而磁鼓和磁带都是典型的顺序读写设备。RAM 则可以随机读写。 现在，ROM 通常指非挥发的存储器，或者说不掉电。系统停止供电的时候，它们仍然可以保存数据。所以，光盘也有 CD-ROM或 DVD-ROM的说法。RAM 通常都是没电之后就没有数据了，典型的如计算机的内存，需要系统重新启动的时候从硬盘重新载入数据。有的时候，如果数据可以擦写，也会借用 RAM这个概念，譬如 DVD-RAM，其实只是可以擦写的DVD光盘而已，并非真正的半导体存储器。 另外，ROM 常用来固化存储一些生产厂家写入的

40、程序或数据，用于启动计算机和控制电脑的工作方式。而 RAM则用来存取各种动态的输入输出数据、中间计算结果及与外部存储器交换的数据和暂存数据。设备断电后，RAM 中存储的数据就会丢失。因此主存一般由 ROM和RAM共同组成。 总而言之，这两种存储器的主要特征是，ROM 是只读存储器，断电后能保证数据不会丢失，一般保存比较重要的数据；RAM 是随机存储器，断电后数据会丢失。17.若内存按字节编址，用存储容量为 16K8比特的存储器芯片构成地址编号为 B0000HEFFFFH 的内存空间，则至少需要(16)片。（分数：2.00）A.8B.10C.12D.16 解析：解析：此题的解题思路是先计算出地址

41、编号为 B0000HDFFFFH 的内存空间大小，然后用空间大小除以芯片容量，得到芯片数量。在这个操作过程中，运算单位及数制的一致性特别需要注意，在进行运算之前，一定得把单位转化成相同的。下面是具体运算过程。 EFFFFH-B0000H+1=40000H，转化为二进制为1 000000000000000000，即 2 18 。由于内存是按字节编址，所以每块存储空间的大小为 1个字节，而这个地址范围可以表示的存储空间大小应为 2 18 B，即 256KB。16K8 比特的芯片即 16K1字节的芯片，所以 256KB16KB=16。所以正确答案为 D。18.设用 2K8位的存储器芯片组成 16K8

42、位的存储器(地址单元为 0000H3FFFH，每个芯片的地址空间连续)，则地址单元 0B1FH所在芯片的最小地址编号为(17)。（分数：2.00）A.0000 H B.2800 HC.2000 HD.0800 H解析：解析：芯片的大小为 2K8位，而存储器的大小为 16K8位，不难得出要获得这样一个大小的存储器，需要 8片 2K4位的芯片。 如果按字节编址，对应一个大小为 16K8位的存储器，需要 14位地址，其中高 3位为片选地址，低 11位为片内地址，而题目给出的地址 0B1FH转换为二进制为 00 1011 00011 11 1，其高 3位为 001，即片选地址为 2。因此，地址 0B1

43、FH对应第 2片芯片，该芯片的起始地址(最小地址)为 00 0000 0000 0000，即 0000H。19.某计算机指令字长为 16位，指令有双操作数、单操作数和无操作数 3种格式，每个操作数字段均用 6位二进制数表示，该指令系统共有 M条(m16)双操作数指令，并存在无操作数指令。若采用扩展操作码技术，那么最多还可设计出(18)条单操作数指令。（分数：2.00）A.2 6B.(2 4 -m)2 6 -1 C.(2 4 -m)2 6D.(2 4 -m)(2 6 -1)解析：解析：一条指令包括两部分：操作码和操作数。操作码用来说明指令的功能及操作性质；操作数用来指明操作码实施操作的对象。题中

44、指令字长为 16位，也就是说，一条指令最长是 16位；对于双操作数指令而言，两个长度为 6位的操作数共占去 12位，剩余 4位用作操作码，可设计出 2 4 =16条这样的双操作数指令。现系统中已设计出 m条双操作数指令，那么剩余的 2 4 -m条可以用来设计单操作数的操作码。对于单操作数指令而言，它的操作码长度为 16-6=10位。由于题目要求采用扩展操作码技术，那么单操作数指令在原来的双操作数指令的 4位操作码上可扩展 10-4=6位，因此，最多可设计出(2 4 -m)2 6 -1条单操作数指令。减去 1的原因是“存在无操作数指令”，至少留下一个用来扩展成无操作数指令。 例如，设计出了 3条

45、双操作数指令，操作码分别为 0000，0001，0011，那么剩余的0100，0101，0110，1110，1111 共 13个可以作为单操作数指令操作码的一部分。由于能扩展 6位，那么这 13个中每一个都可以再扩展出 2 6 个，如 0100可扩展成 0100 000000，0100 000001，0100 000010，0100 11 11 11。20.内存容量为 16GB，字长为 64位，则(19)。（分数：2.00）A.地址总线和数据总线的宽度都为 64B.地址总线的宽度为 34，数据总线的宽度为 64 C.地址总线的宽度为 34，数据总线的宽度为 8D.地址总线的宽度为 64，数据总

46、线的宽度为 8解析：解析：字长是指在同一时间中 CPU处理二进制数的位数叫字长。 数据总线是用于在计算机中传送数据的总线，他可以把 CPU的数据传送到存储器或输入输出接口等其他部件，也可以将其他部件的数据传送到 CPU。数据总线的位数是微型计算机的一个重要指标，通常与微处理的字长相一致。 地址总线是传送地址信息的总线，根据地址总线的多少可以确定内存容量的大小，如 34位的地址总线可以允许 2的 34次方的内存容量，即 16GB的内存容量。21.现有四级指令流水线，分别完成取指、分析、运算、传送结果 4步操作。若完成上述操作的时间依次为 6ns、8ns、12ns、10ns，则流水线的操作周期应设

47、计为(20)ns。（分数：2.00）A.6B.8C.10D.12 解析：解析：本题考查计算机组成与体系结构的流水线问题。 流水线技术其实是通过并行硬件来提高系统性能的常用方法，其基本思想在冯诺依曼第一台存储程序计算机中已经提出。流水线技术的基本原理实际上是一种任务分解的技术。把一件任务分解成若干顺序执行的子任务，不同的子任务由不同的执行机构负责执行，而这些机构可以同时并行的工作。在任一时刻，任一任务只占用其中一个执行机构，这样就可以实现多个任务的重叠执行，以提高工作效率。流水线技术包括指令流水线和运算操作流水线。需要注意的是，对流水线技术而言，其对性能的提高程度取决于其执行顺序中最慢的一步。

48、在实际情况中，流水线各个阶段可能会相互影响，阻塞流水线，使其性能下降。影响流水线性能的主要因素有两个：执行转移指令和共享资源冲突。在实际处理中，为了使流水线能维持最大的吞吐率，同时确保流水线各段不会产生冲突，就需要对流水线进行很好的控制。一般采用预留表来预测冲突。预留表是从流水线设计直接推导出来的，表中列出的是流水线上各个部件操作的时间信息，每一行代表流水线中的一段，而每一列则代表一个时间步。 由流水线技术的基本特征可知，其平均时间取决于流水线最慢的操作，所以该流水线的操作周期为 12ns。22.计算机的用途不同，对其部件的性能指标要求也有所不同。以科学计算为主的计算机，应该(21)。（分数：

49、2.00）A.对外存储器的读写速度要求较高，且要重点考虑 CPU的主频和字长B.对主机的运算速度要求较高，且要重点考虑 CPU的主频和字长 C.对 IO 设备的速度要求较高，且要重点考虑硬盘读写速度和字长D.对主机的运算速度要求较高，且要重点考虑硬盘读写速度和字长解析：解析：计算机的用途不同，对其不同部件的性能指标要求也有所不同。用作科学计算为主的计算机，其对主机的运算速度要求很高；用作大型数据库处理为主的计算机，其对主机的内存容量、存取速度和外存储器的读写速度要求较高；对于用作网络传输的计算机，则要求有很高的 IO 速度，因此应当有高速的 IO 总线和相应的 IO 接口。 计算机的运算速度常用每秒钟执行的指令数来衡量，单位