YD T 853-1996 速率高达14400bits传真用二线调制解调器的技术要求.pdf

《YD T 853-1996 速率高达14400bits传真用二线调制解调器的技术要求.pdf》由会员分享，可在线阅读，更多相关《YD T 853-1996 速率高达14400bits传真用二线调制解调器的技术要求.pdf（12页珍藏版）》请在麦多课文档分享上搜索。

1、YD/T 853一1996前台本标准等效采用国际电报电话咨询委员会(CCITT)建议V.17(1991年版本)。用于检测速率高达14 400 bit/s传真用二线调制解调器本标准由邮电部电信科学研究规划院提出并归口。本标准起草单位:邮电部电信传输研究所本标准主要起草人:苟雅莉、王新京、崔进水YD/T 853一1996CCITT前言CCITT(国际电报电话咨询委员会)是国际电信联盟(1工u)的常设机构。cclrr负责技术、操作资费问题的研究，并且为了实现全世界电信标准化，对上述问题发布建议。每四年举行一次的(CCITT全体会议确定研究课题，并批准所属研究组提交的建议。在两次全体会议期间CCITT

2、成员对建议的审议是以CCITT 2号决议(墨尔本1988)的程序进行的。建议V. 17由第17研究组制定，并在1991年2月22日以2号决议的程序被批准CCITT汪在本建议中，“主管部门”一词是指电信主督部门和经认可的私营机构二者的简称中华人民共和国通信行业标准速率高达14 400 bit/s传真用二线调制解调器的技术要求YD/T 853-1996eqv CCITT V.17，1991，范围本标准规定速率高达14 400 bit/s(简称高速)文件传真机用的调制解调器的调制方法和操作程序本标准适用于高速文件传真机的研究、开发和生产，为高速文件传真机的互通提供技术依据。2引用标准下列标准所包含的

3、条文，通过在本标准中引用而构成为本标准的条文。本标准出版时，所示版本均为有效。所有标准都会被修订，使用本标准的各方应探讨，使用下列标准最新版本的可能性。CCITT V.24 : 1988数据终端设备(DTE)和数据电路终接设备(DCE)之间的接口电路定义表3引言本建议规定了高速传真机应用的调制解调器的调制方法和操作程序。对于传真机传输应用的操作方法和其他特性应参考适当的T系列建议，因为一般传真三类机应用的高速调制解调器的有关建议与本标准有区别。调制解调器的基本特性如下:a)提供下列数据信号速率下的半双工操作: 14 400 bit/s同步;-一12 000 bit/，同步; 9 600 bit

4、/s同步;-7 200 bit/s同步。b)在2 400 Bd波特)下以同步线路传输的正交调幅。c)包括数据扰码器、自适应均衡器和八状态格状编码。d)用于训练和同步的二序列:长训练和再同步。4线路信号4.1载波频率信道载波频率是1 800 Hz士1 Hz。接收机在收到载波频率最大偏移为士7 Hz的信号时应能工作。42调制调制速率为2 400士0. 01 % Bd o4. 3信号码元编码4.3.1 14 400 bit/s的信号码元编码经扰码待发送的数据流按6个连续数据比特分为一组，这些数据比特按照其出现的时间排序。如图1所示，每组的前两个比特Ql。和Q2(这里n表示该组的序号)，按照表1的规定

5、首先差分编码为Yln和Y2-中华人民共和国邮电部1996一05一08批准1996一11一01实施 YD/T 853一1996两个差分编码比特Yl，和Y2，输入到系统卷积编码器生成一个冗余比特Y0。该冗余比特和6个载有信息的比特Y1-Y2,Q3Q4Q5。和Q6，按图2所示的信号空间状态映射成为发送的信号码元坐标。表1格状编码使用的差分编码输入Q1.Q2前一输入YI._, Y2,输出Y1. Y2.万2吕YD/T 853一1996一姚一 一 一 一 - 一 一 一 - 一 - 一 一 - 一 一 一 一 - 一 一 - 一 一 一 一 一 一 一 一 一 .一Q5一一Q4一 一 一 一 一 - 一

6、- 一 一 - - 一 - - 一 一 一 一 一 一 - 一 一 - 一 一 一 一 一 一 一 .一Q4一图1 14 400,12 000,9 600,7 200 bit/s信号速率的格状编码器sz9YD/T 853一19969000001100001110leseseseses+.00000111001111800010111000111110010010010101110100100001010101001011101110000111111ol6111000131011011010001一1.1010110101100000101101111000001111011000010111

7、10IT-101001111011110010011.otot111400110110100111101101111001111000100110101001001000101010011010001000100010100110001000001000001101100000100111010100001.0111101201100010101101001000110011010。臼OU01，.1.000100011101100011000011011001110000111110010100011111101001000180,一81110011二61111111-40110011几201

8、111110111011201101114】11101161110111B100110011110100101100011101001100-2.0110010001110011100100001100000010110010010010101010100101101010111001010010100110011000101NO 1001000000011001100010000010011001100000101110010000011011to1000000110001110111110100011001111100101111101011101011110110101101100001

9、101011.1110101too0oloolo10111001010010101010111010011111oo111001011011001UI|卞|10100001000110111000010011101100000一8leses上es1000011000111110010110000111000101000000102700注:二进制数指Q6图2,QS.,Q4.,Q3 Y2Y1_ YO, A,B,C和D指的是同步信号码元14 400 bit/s数据信号速率下格状编码所使用的128点信号结构4.12 12 000 bit/s的信号码元编码经扰码待发送的数据流，按5个连续数据比特分为一

10、组，这些数据比特照其出现的时间排序。如图1所示，每组前两个比特Ql。和Q2,(这里，表示该组的序号)，按照表1规定首先差分编码为Yl和Y 2,两个差分编码比特Y1，和Y2,输入到系统卷积编码器生成一冗余比特Yo。该冗余比特和5个载有信息的比特Y1n,Y2,Q3,Q4，和Q5。按图3所示的信号空间状态图映射成为发送的信号码元坐标4. 3. 3 9 600 bit/s的信号码元编码经扰码待发送的数据流，按4个连续数据比特分为一组，这些数据比特照其出现的时间排序。如图1所示，每组前两个比特Q1。和Q2.(这里n表示该组的序号)，按照表1规定首先差分编码为Y1和YZ，。两个差分编码比特Y1。和Y2，输

11、入到系统卷积编码器生成一冗余比特YO.,。该冗余比特和4个载几30Yn/T 853一1996有信息的比特YlY2,Q3，和Q4二按图4所示的信号空间状态图映射成为发送的信号码元坐标4.3.4 7 200 bit/s的信号码元编码经扰码待发送的数据流，按3个连续数据比特分为一组.这些数据比特照其出现的时间排序。如图1所示，每组前两个比特Ql。和Q2,(这里n表示该组的序号)，按照表1规定首光差分编码为Y l,和Y2n,两个差分编码比特Y1。和Y2n输入到系统卷积编码器生成一冗余比特Yo-该冗余比特和3个载有信息的比特Y1-Y2。和Q3，按图5所示的信号空间状态图映射成为发送的信号码元坐标90,0

12、10100 010001 111110 000111训|十|一曰010111000011101100010101001011000001100110100们1110010000001800O0111110110101100010100007700注:二进制数指Q5Q4.,Q3- Y2.,Yl., YO. A,B,C和D指的是同步信号码元图3 12。bit/s数据信号速率下格状编码所使用的64点信号结构傀了YD/r 8 5 3一1996900R000110001011111O10100010l001001101011100100101。00000111100100010110110001800-

13、卜-二-J-二-n。一810011一401111010114 101111110010010011001101000100一400001111011000101101011101000000110 _800111110112700注:二进制数指QL,Q3、Y2.,Y7、Y。二A,B,C和D指的是同步信号码元图4 9 600 bit/s数据信号速率下格状编码所使用的32点信号结构ISO,276，注二进制数指Q3、Y2_Y1 YO。A,B,C和D指的是同步信号码元图5 7 200 bit/s数据信号速率下格状编码所使用的16点信号结构4.4发送频谱当扰码器输入为连续的二进制1时，相对600 Hz到

14、3 000 Hz之间的最大功率密度，在600 Hz和3 000 Hz点应衰减4. 5 dB12. 5 dB,;a2YD/r 8 5 3一19965接口电路5.1接口电路一览表本建议中参照V. 24的接口电路编号，只是在功能上与这些电路等效，并非指物理上实现这些电路，例如参考电路103应理解为在功能上相当于电路103(见表2)表2接口电路编号描述102103104105106107108/1或108/2109114115125信号地或公用回线发送数据接收数据请求发送准备发送数据设备准备好把数据设备接至线路(注)数据终端准备好(注)数据信道接收线路信号检测器发送机信号码元定时(源于DCE)接收机信

15、号码元定时(源于DCE)呼叫指示器注:这条电路能做为电路108/1或电路108/2运行。5.2发送数据在电路103上，调制解调器将接收来自传真控制功能单元的数据;在电路103上的数据处于电路114的控制之下。5.3接收数据在电路104上，调制解调器将数据传送到传真控制功能单元;在电路104上的数据处于电路115的控制之下。5.4定时配置在调制解调器中应包括时钟，以提供具有电路114发送机信号码元定时和电路115接收机信号码元定时的传真控制功能。5. 5数据速率控制数据速率控制将由调制解调器和传真机控制功能之间的连接来提供;该连接特性超出了本标准研究的范围。5.6电路106和109的响应时间在第

16、7章中规定的训练和同步序列之后，紧接着应在3. 5 ms以内，电路106应从断(OFF)状态转变到通(ON)状态或电路105应从通转变为断的状态。电路109从断转变为通的状态。是第7章中规定的训练序列的一部分。在调制解调器的线路终端出现接收电平下降到5. 7中规定的相关门限以下后的30 ms到50 ms时间内，电路109应回到断状态。在初始握手之后.当调制解调器线路终端的接收电平超过5. 7规定的相关门限后的40到205 ms时间内，电路109应转为通状态。5,7电路109门限vD/T 853一1996一43 dBm通一48 dBm断电平在-43 dBm和一48 dBm之间电路109的状态未作

17、规定，信号检测器呈现滞后作用，这样从断到通时的电平至少应比从通到断转换的电平大ZdB,接收经扰码的二进制1时，在调制解调器的输入端规定电路109的门限，在已知传输条件的地方，允许主管部门改变这些门限。注:电路109通到断的响应时问应在规定的限值内适当选择，以确保所有有效的数据比特已出现在电路104上，5.8箱位在执行籍位的场合，当电路105在通状态时，DCE应使电路104保持在二进制“1”状态及电路109保持在断状态，而且在要求对电路104进行保护以防虚假信号影响的场合，随着电路105从通到断的转变，DCE还要保持上述状态150士25 ms。按照系统的考虑附加延时的使用是任选的。6扰码器和解扰

18、器在调制解调器中应装有具有下列生成多项式的自同步扰码器和解扰器:1+X一e+X-23在发送端，扰码器应当用生成多项式除以信息数据序列。这除得商的系数，按降幂取值形成扰码器输出端数据序列。在接收端，解码器用生成多项式乘以接收到的数据序列，以恢复信息序列7操作序列7.1训练和同步序列在表3规定了训练信号和同步信号序列长训练序列用于初始建立连接或在需要重新训练时使用。再同步序列用于成功的长训练之后的再同步。表3训练和同步信号第1段第2段第3段第4段一ABAB交替均衡器训练信号一桥按信号经扰码的1总符号间隔一-大约时间(ms)长训练 6448一一一3 344匕1 393再同步 一。I。、3421427

19、.1.1第1段:ABAB交替此段由交替的A和B状态组成，如图2到5所示7.1.2第2段:均衡器训练信号此段由如图2到图5所示的四个信号码元A,B,C和n的顺序传送组成。均衡器调节码型通用多项式1 4-X-IBTX-23数据扰码器生成4 800 bit/s速率的伪随机序列。在第2阶段期间，任何差分正交编码均无效，并且如表4所示对经扰码的双比特进行编码。随着二进制1加到输入，应选择初始扰码器状态，以产生下列扰码器输出码型和相应的信号码元:mDl0B四相训练信号的编码00 0 00 o00 0 10 of扒一一vCDYD/T 853一1996第2段双比特00()11110信号状态cDa王人7.飞3第

20、3段桥接信号仅在初始长训练期间使用这段，由发送8次的16 bi，二进制序列组成按表5规定的序列进行扰码，并按照图2到图5规定的信号码元A,B,C和D以4 800 bit八速率进行传送表5第3段比特指明BBB B B B B B BEBB B B B B0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 l5注1正如BO比特输入扰码器中一样，它是数据流中的第一比特2比特h-6, 8-10,12-14的任何一种使用有待进一步研究某些现有设备可能将这些比特中的1个或多个置为二进制1:应忽略这些比特按照表6的规定将双比特进行差分编码应该用前一段的最后一个比特来启动差分编码器。头二个比

21、特和随后每16比特序列的双比特应当作为一个信号状态来进行编码。表6第3段双比特编码双比特相位变化前一输出了输出0 0 一0 11 01 1一一x-90 一 ,I0 I1R0度一90度一“/B,B/C,C/D,D/AA/A,BIB,C/C,D/DA/C,B/1).C /A,D/BA /D,B/A.C,/B,1)/C了.，.4第4段应以信道数据比特速率发送经扰码的二进制工。对长训练序列，应使用第3段的第一比特来启动差分编码器。对短训练序列，使用第二段的最后一个比特来启动差分编码器应将卷积编码器初始状态置为。口扰码器应以比特速率进行计时，扰码器输出序列按照第六章中的规定进行编码该初始扰码器的状态由前

22、一段最后一个符号的间隔而产生。第4段持续时间是48个符号间隔。在第4段结束时电路106转为通(ON).并将数据加到数据扰码器的输入端在接收第4段期间将电路109转变为ON.7.2关断序列在电路105由通转变到断时，其余的数据或在已传送重新训练规程期间训练检测信号之后发送的线路信号如表7所示。YD/T 853一1996表7关断序列A段B段连续经扰码的1不发送能量32 Sl48 SI7.3讲话者回声防止(TEP )信号在传送训练和同步序列之前可任选发送TEP信号。该TEP信号应由时长为185 m，到200 ms的未调制载频后随20 ms到25 ms静默时间组成。当使用时，该TEP信号应作为训练序列的一部分予以考虑。用于获得TEP信号期望效益的另一种方法有待进一步研究。