[考研类试卷]中央处理器模拟试卷3及答案与解析.doc

《[考研类试卷]中央处理器模拟试卷3及答案与解析.doc》由会员分享，可在线阅读，更多相关《[考研类试卷]中央处理器模拟试卷3及答案与解析.doc（15页珍藏版）》请在麦多课文档分享上搜索。

1、中央处理器模拟试卷 3 及答案与解析一、单项选择题1 下列选项中，不属于 CPU 功能的是( )。（A）执行指令（B）控制执行指令的顺序（C）执行 DMA 操作（D）检测并响应中断2 已知一个多周期处理器各主要功能单元的操作时间如下：指令存储器和数据存储器 300 ps；ALU 200 ps；寄存器堆 100 ps，不考虑多路选择器(MUX)、控制单元(CU)、 PC、扩展单元和传输线路的延迟，则该 CPU 的时钟周期(机器周期)应确定为( )。（A）300 ps（B） 200 ps（C） 100 ps（D）600 ps3 一个单周期处理器有以下几类 MIPS 指令：R 型运算指令、I 型运算

2、指令、LoadStore 指令、分支指令 Beq、跳转指令 JMP。若多路选择器、控制单元、PC、扩展单元和传输线路都不考虑延迟，各主要功能单元的操作时间为：指令存储器和数据存储器为 300 ps；ALu 为 200 ps；寄存器文件为 100 ps，则该 CPU 的时钟周期最少应该是( )。（A）400 ps（B） 300 ps（C） 200 ps（D）1 ns4 已知一台时钟频率为 2 GHz 的计算机的 CPI 为 12。某程序 P 在该计算机上的指令条数为 4109。若在该计算机上，程序 P 从开始启动到执行结束所经历的时间是 4 s，则运行 P 所用 CPU 时间占整个 CPU 时间

3、的百分比大约是 ( )。（A）40（B） 60（C） 80（D）1005 控制器的功能是( ) 。（A）产生时序信号（B）从主存取指令（C）对指令操作码进行译码（D）从主存取指令，并对指令操作码进行译码，生成相应的操作控制信号6 相对于硬布线控制器，微程序控制器的特点是( )。（A）指令执行速度较快，修改指令的功能或扩展指令集难（B）指令执行速度较快，修改指令的功能或扩展指令集容易（C）指令执行速度较慢，修改指令的功能或扩展指令集难（D）指令执行速度较慢，修改指令的功能或扩展指令集容易7 在遇到一些情况时，必须阻塞或停顿(Stall)指令流水线，否则后续指令将会被流水线错误地执行。这种现象称为

4、“流水线冒险(Iiazard)”或“流水线相关” 。下列选项中，不属于“ 流水线冒险”的( )。（A）结构冒险（B）数据冒险（C） 指令冒险（D）控制冒险8 下列选项中，用来解决结构冒险(硬件资源冲突)的是( )。（A）数据旁路(转发)（B）插入空指令 nop（C）延迟转移（D）分离型 CaChe9 下列选项中，不是用来解决数据冒险(数据相关)的是( )。（A）数据旁路(转发)（B）分支预测（C）插入空指令 NOP（D）插入空泡(停顿)10 下列选项中，不是用来解决分支相关(分支冒险)的是( )。（A）数据旁路(转发)（B）分支预测（C）插入空指令 NOP（D）延迟转移11 下列特征中，不属于

5、有利于实现指令流水线的是( )。（A）指令字等长（B） LoadStore 指令风格（C）寻址方式灵活多样（D）指令格式规整统一12 一个四级流水线的处理器，连续向此流水线输入 12 条指令，则在第 12 个时钟周期技术时，共执行完的指令条数为( )。（A）7（B） 8（C） 9（D）1013 在微程序控制的机器中，机器指令与微指令的关系是( )。（A）每条机器指令由一条微指令来执行（B）每一条微指令由若干条机器指令组成（C）每条机器指令由一段用微指令组成的微程序来解释执行（D）一段机器指令组成的程序由一条微指令来执行14 通常情况下，微指令位数最长的编码方法是( )。（A）直接表示法直接控制

6、法（B）字段直接编码表示法（C）字段间接编码表示法（D）混合表示法15 下列关于“ 水平型微指令与垂直型微指令 ”的说法中，正确的是 ( )。（A）水平型微指令的执行速度要慢于垂直型微指令（B）水平型微指令的长度要短于垂直型微指令（C）水平型微指令的编码空间利用率高（D）垂直型微指令中包含微操作码字段16 下列关于“ 指令流水线 ”的说法中，正确的是( )。（A）指令流水线可以缩短一条指令的执行时间（B）实现指令流水线并不需要增加额外的硬件（C）指令流水线可以提高指令执行的吞吐率（D）理想情况下，每个时钟内都有一条指令在指令流水线中完成17 下列关于“ 指令流水线 ”的说法中，错误的是( )。

7、（A）随着流水段个数的增加，流水段之间缓冲开销的比例增大（B）每个流水段之间的流水段寄存器的位数一定相同（C）指令流水线可以同时访问指令 CaChe 和数据 CaChe（D）指令流水线可以在一个时钟周期内读写不同的通用寄存器18 某包含 M 条指令的程序在一个五段的指令流水线上执行。假设流水线的时钟周期为 T，不考虑任何其他的额外开销和冲突，则执行完该程序所用的时间是 ( )。（A）(5+M)T（B） (4+M)T（C） 5+MT（D）4+MT19 解决数据相关(数据冒险)的措施中，( ) 不涉及改动、增加硬件。（A）数据旁路(转发)（B）插入空泡(停顿)（C）插入空指令(NOP)（D）没有2

8、0 已知条件转移指令(即所谓分支指令)在条件成立时将在流水线的第 4 段改变 PC的值(从而改变执行指令的顺序)，则该流水线的分支延迟槽数为( )。（A）1（B） 2（C） 3（D）421 下列各种指令流水线中，理想情况下，CPI 等于 1 的 ( ) 。（A）超流水线（B）超长指令字(VLlW)（C）超标量流水线（D）动态多发射流水线22 下列关于“ 动态流水线和超标量处理器 ”的说法中，错误的是 ( )。（A）超标量处理器中一定有多个不同的指令执行单元（B）动态流水线执行指令的顺序不一定是输入指令的顺序（C）超标量处理器不一定都采用动态流水线（D）超标量技术是指采用更多流水段个数的流水线技

9、术23 以下是有关数据冒险和转发技术的叙述中，( )是正确的。（A）所有数据冒险都能通过转发解决（B）可以通过调整指令顺序和插入 nop 指令消除所有数据冒险（C）五段流水线中 LoadUse 数据冒险不会引起一个时钟周期的阻塞（D）一条分支指令与紧随其后的一条 ALU 运算指令肯定会发生数据冒险24 可改变程序执行顺序称为程序控制类指令。以下有关分支冒险和分支预测的叙述中，( )是正确的。（A）程序控制类指令不会由于控制(分支)冒险而产生阻塞（B）每次进行简单(静态)预测的预测结果可能是不一样的（C）动态预测(根据分支指令历史记录进行预测)的成功率能达 90（D）如果预测错误，已取到流水线中

10、的错取指令依然要在流水线中继续执行二、计算题24 某计算机的字长为 32 位，指令采用等长指令字格式，指令字长为 32 位。若MAR 长 22 位，主存储器按字编址。25 指出主机中 ACC、IR 、MDR 、PC 等寄存器或部件的位数。26 该计算机支持的最大主存储器容量为多少?27 写出硬联线控制器完成 STA Y 指令需要发出的全部微操作命令及节拍安排。28 若采用微程序控制，还需要增加哪些微操作?29 某指令流水线分为五级，分别完成取址(IF)、译码并取数(ID) 、执行(EX) 、访存(MEM)、写结果(WR)。设完成各阶段操作的时间依次为 90 ns、60 ns、70 ns 、1

11、00 ns、50 ns 。试问流水线的时钟周期应取何值?若第一条和第二条指令发生数据相关，试问第二条指令需推迟多少时间才能不发生错误?若相邻两条指令发生数据相关，而不推迟第二条指令的执行可采取什么措施?30 现有一个三段的指令流水线，各段经过时间依次为t、2t、t 0。请画出该流水线连续处理三条不相关指令的时空图，并计算流水线的吞吐率、加速比和效率。中央处理器模拟试卷 3 答案与解析一、单项选择题1 【正确答案】 C【试题解析】 DMA 操作由 DMA 控制器来执行。 CPU 的功能还包括发现和处理“异常”。【知识模块】 中央处理器(CPU)2 【正确答案】 A【试题解析】 多周期处理器时钟周

12、期的确定原则是完成一次主存访问系统总线操作。【知识模块】 中央处理器(CPU)3 【正确答案】 D【试题解析】 单周期处理器时钟周期取为“Load”指令的执行时间(最长)，它等于读指令存储器(取指) 的时间、读寄存器堆(取形式地址)的时间、ALU(计算有效地址)的时间、读数据存储器(取操作数)的时间与写寄存器堆(将操作数写入目的寄存器)的时间之和。1 ns=1000 ps。【知识模块】 中央处理器(CPU)4 【正确答案】 B【试题解析】 此题考查如何根据时钟频率、指令条数和 CPI 来计算程序执行时间。12410 9 2GHz=24s ，(244)100=60。【知识模块】 中央处理器(CP

13、U)5 【正确答案】 D【试题解析】 控制器的功能包括取指令和译码(含产生操作控制信号)。如果把解释指令仅分成“取指令”和“执行”两个阶段，那么“取指令”操作包括对指令进行译码。要注意审题：控制器与指令译码器的区别，控制器包含指令译码器。指令译码器的功能就是对指令操作码进行译码，给出当前指令的执行过程中所有到的操作控制信号。【知识模块】 中央处理器(CPU)6 【正确答案】 D【试题解析】 考察硬布线控制器和微程序控制器的特点。【知识模块】 中央处理器(CPU)7 【正确答案】 C【试题解析】 流水线冒险包括：结构冒险、数据冒险和控制冒险。其中，结构冒险(硬件资源冲突) 是由于不同指令同时想使

14、用一个部件而造成的，数据冒险(数据相关)是指后面指令想使用前面指令的结果时该结果还没有产生，控制冒险是指指令执行的顺序发生改变而引起的流水线停顿，各类转移指令、分支指令以及中断或异常的出现都会引起控制冒险。【知识模块】 中央处理器(CPU)8 【正确答案】 D【试题解析】 结构冒险的解决办法包括：设置多端口的寄存器堆(也叫寄存器文件)，采用哈佛结构存储器(例如分离型 CaChe)将指令和数据分开存储，预取指令，采用 LoadStore 指令风格，多体交叉存储器。【知识模块】 中央处理器(CPU)9 【正确答案】 B【试题解析】 数据冒险的解决办法包括：数据旁路(转发)、插入空指令 NOP、插入

15、空泡(停顿)、在编译时调整指令顺序。【知识模块】 中央处理器(CPU)10 【正确答案】 A【试题解析】 分支相关(分支冒险)是由于条件转移指令(即所谓分支指令)在条件成立时改变执行指令的顺序而导致需要取消已经进入流水线的指令而产生的。解决办法包括：分支预测、延迟转移、提前形成条件码、插入空指令 NOP、插入空泡(停顿)。【知识模块】 中央处理器(CPU)11 【正确答案】 C【试题解析】 有利于实现流水线的指令特征是指令字等长、LoadStore 指令风格(隐含寻址方式简单) 、指令格式规整统一、数据和指令在存储器中“对齐”存放。【知识模块】 中央处理器(CPU)12 【正确答案】 C【试题

16、解析】 此题考查流水线的工作原理。共执行完的指令条数为 1+(124)=9。【知识模块】 中央处理器(CPU)13 【正确答案】 C【试题解析】 每条机器指令由一段用微指令组成的微程序来解释执行。【知识模块】 中央处理器(CPU)14 【正确答案】 A【试题解析】 此题考查不同的微指令编码方法的特点：直接表示法直接控制法速度最快，但位数最长，编码空间利用率最低。【知识模块】 中央处理器(CPU)15 【正确答案】 D【试题解析】 此题考查的知识点包括：水平型微指令的执行速度要快于垂直型微指令，水平型微指令的长度要长于垂直型微指令，水平型微指令的编码空间利用率较低，垂直型微指令的格式与普通机器指

17、令的格式相仿。【知识模块】 中央处理器(CPU)16 【正确答案】 C【试题解析】 此题考查的知识点包括：指令流水线将延长一条指令的执行时间。一个主要原因就是尽管各个流水段处理指令的时间并不相同，但是只能取最长的时间作为流水线的工作周期；实现指令流水线需要增加额外的硬件，至少在流水段之间增加锁存器。这也是指令流水线将延长一条指令的执行时间的重要原因；指令流水线可以提高指令执行的吞吐率；指令流水线存在一个建立时间，即第一条指令进入流水线到它流出的时间间隔。即便是理想情况下，在第一条指令流出之前，指令流水线在每个时钟内都没有完成任何一条指令。【知识模块】 中央处理器(CPU)17 【正确答案】 B

18、【试题解析】 每个流水段之间的流水段寄存器的位数是不同的。【知识模块】 中央处理器(CPU)18 【正确答案】 B【试题解析】 此题考查程序在指令流水线上执行时间的计算。【知识模块】 中央处理器(CPU)19 【正确答案】 C【试题解析】 “数据旁路(转发)”和“插入空泡(停顿)”完全是由硬件来实现，而“插入空指令 NOP”完全是由软件(编译器)来实现。【知识模块】 中央处理器(CPU)20 【正确答案】 C【试题解析】 分支延迟槽是指延迟转移技术中在分支指令后面填写与分支指令无关的指令的位置，其槽数(即填入无关指令的条数)等于延迟损失时间片(时钟周期数)，而延迟损失时间片等于为了避免出错应该

19、插入空泡或者空指令 NOP 的数量。对于在第 N 段改变 PC 的流水线，其延迟损失时间片等于 C-1。【知识模块】 中央处理器(CPU)21 【正确答案】 A【试题解析】 对于采用普通指令流水线的处理器，在理想情况下(即不存在流水线冒险)，它的 CPI 等于 1。如果存在流水线冒险，CPI 将增大。超流水线是将流水线分得更细(例如 10 段以上)，但它的 CPI 仍等于 1。超长指令字(Very Long InstruCtion word，VLIW)和超标量流水线都属于多发射流水线。只要是多发射流水线，理想情况下，其 CPI 都小于 1。VLIW 属于静态多发射流水线，而超标量流水线大多是动

20、态多发射流水线。所谓动态流水线是指指令在流水线中的执行顺序是由流水线硬件实时调度或动态安排的。【知识模块】 中央处理器(CPU)22 【正确答案】 D【试题解析】 超标量技术是采用更多指令执行部件来构成多条流水线的技术。【知识模块】 中央处理器(CPU)23 【正确答案】 B【试题解析】 相邻两条 ALU 运算指令之间，相隔一条的两条 ALU 运算指令之间和相隔一条的 Load 指令与 ALU 运算指令之间的数据冒险能通过转发解决；单纯依靠“插入 nop 指令”就能消除所有数据冒险，但是这样做效率太低。如果通过调整指令顺序，再加上插入 nop 指令，就能提高流水线的效率； LoadUse 数据

21、冒险是由于 Load 指令的目的寄存器等于后一条指令的源寄存器而导致的。对于五段流水线(取指、译码、执行、访存、写回)，Load 指令在最后一段写入目的寄存器，而后继指令在第三段读寄存器源，所以 LoadUse 数据冒险至少要引起一个时钟周期的阻塞；通常，分支指令并不改变任何寄存器的值，所以与紧随其后的 ALU运算指令根本不会发生数据冒险。【知识模块】 中央处理器(CPU)24 【正确答案】 D【试题解析】 程序控制类指令可能会由于控制(分支)冒险而产生阻塞。每次进行简单(静态 )预测的预测结果都是一样的。预测错误时必须把已取到流水线中的错取指令从流水线中排出。【知识模块】 中央处理器(CPU

22、)二、计算题【知识模块】 中央处理器(CPU)25 【正确答案】 主机中寄存器或部件的位数为：ACC、IR 和 MDR 均为 32 位，PC 为 22 位。【知识模块】 中央处理器(CPU)26 【正确答案】 该计算机支持的最大主存储器容量为 4M32 位。【知识模块】 中央处理器(CPU)27 【正确答案】 微操作命令及节拍安排：T0：PCMAR ，lRT1：M(MAR)MDR ，(PC)+1PCT2：MDRIR，OP(IR)IDT0：Ad(IR)MAR，1WT1：ACCMDR，(PC)+1PCT2：MDRM(MAR)【知识模块】 中央处理器(CPU)28 【正确答案】 若采用微程序控制，在

23、取指阶段需要增加的微操作：Ad(CMDR)CMAR，OP(IR)CMAR；在执行阶段需要增加的微操作：Ad(CMDR)微地址形成部件CMAR。【知识模块】 中央处理器(CPU)29 【正确答案】 流水线的时钟周期应取其中最长的时间段，即 100 ns。第二条指令需推迟 300 ns(即等待上一条指令完成 EX、MEM、WR 三个周期后才能开始 ID)，才能不发生错误。若相邻两条指令发生数据相关，而不推迟第二条指令的执行可采取的措施是在访存与执行之间设置相关专用通路。【知识模块】 中央处理器(CPU)30 【正确答案】 流水线的吞吐率 TP=38100=375，加速比=(43) 8=15，效率 E=(43)(83)100 =50。【知识模块】 中央处理器(CPU)