ITU-T V 33 SPANISH-1988 14 400 BITS PER SECOND MODEM STANDARDIZED FOR USE ON POINT-TO-POINT 4-WIRE LEASED TELEPHONE-TYPE CIRCUITS《用于点对点4线租用电话型电路的14 400bit s调制标准》.pdf

《ITU-T V 33 SPANISH-1988 14 400 BITS PER SECOND MODEM STANDARDIZED FOR USE ON POINT-TO-POINT 4-WIRE LEASED TELEPHONE-TYPE CIRCUITS《用于点对点4线租用电话型电路的14 400bit s调制标准》.pdf》由会员分享，可在线阅读，更多相关《ITU-T V 33 SPANISH-1988 14 400 BITS PER SECOND MODEM STANDARDIZED FOR USE ON POINT-TO-POINT 4-WIRE LEASED TELEPHONE-TYPE CIRCUITS《用于点对点4线租用电话型电路的14 400bit s调制标准》.pdf（18页珍藏版）》请在麦多课文档分享上搜索。

1、UNIN INTERNACIONAL DE TELECOMUNICACIONESUIT-T V.33SECTOR DE NORMALIZACINDE LAS TELECOMUNICACIONESDE LA UITCOMUNICACIN DE DATOSPOR LA RED TELEFNICAMDEM A 14 400 bit/s NORMALIZADO PARAUSO EN CIRCUITOS ARRENDADOSDE TIPO TELEFNICO PUNTO A PUNTOA CUATRO HILOSRecomendacin UIT-T V.33(Extracto del Libro Azu

2、l)NOTAS1 La Recomendacin UIT-T V.33 se public en el fascculo VIII.1 del Libro Azul. Este fichero es un extracto delLibro Azul. Aunque la presentacin y disposicin del texto son ligeramente diferentes de la versin del Libro Azul, elcontenido del fichero es idntico a la citada versin y los derechos de

3、autor siguen siendo los mismos (Vase acontinuacin).2 Por razones de concisin, el trmino Administracin se utiliza en la presente Recomendacin para designar auna administracin de telecomunicaciones y a una empresa de explotacin reconocida. UIT 1988, 1993Reservados todos los derechos. No podr reproduci

4、rse o utilizarse la presente Recomendacin ni parte de la misma decualquier forma ni por cualquier procedimiento, electrnico o mecnico, comprendidas la fotocopia y la grabacin enmicropelcula, sin autorizacin escrita de la UIT.Fascculo VIII.1 - Rec. V.33 1Recomendacin V.33Fascculo VIII.1 - Rec. V.33MD

5、EM A 14 400 bit/s NORMALIZADO PARA USO EN CIRCUITOSARRENDADOS DE TIPO TELEFNICO PUNTO A PUNTO A CUATRO HILOS(Melbourne, 1988)1 IntroduccinEste mdem est destinado principalmente para uso en circuitos arrendados de calidad especial, a saber,conformes con la Recomendacin M.1020 1, o en circuitos confor

6、mes con la Recomendacin M.1025 2, pero ello noexcluye su uso en circuitos de calidad inferior, a discrecin de las Administraciones interesadas (vanse las notas 1 y 2).Considerando que en los circuitos arrendados se emplean y se emplearn numerosos mdems concebidos enfuncin de las necesidades de las A

7、dministraciones y de los usuarios, la presente Recomendacin no restringe enabsoluto la utilizacin de cualesquiera otros tipos de mdems.Las caractersticas principales de este mdem son las siguientes:a) velocidades de repliegue de 12 000 bit/s;b) posibilidad de funcionamiento en el modo dplex o semidp

8、lex, con portadora continua;c) modulacin combinada de amplitud y de fase con funcionamiento sncrono;d) inclusin de una modulacin de ocho estados con codificacin por rejilla;e) inclusin facultativa de un multiplexor para la combinacin de velocidades binarias de 12 000, 9600, 7200,4800 y 2400 bit/s (v

9、ase la nota 3).Nota 1 Se recomienda utilizar este mdem principalmente en circuitos arrendados a cuatro hilos. Otrasaplicaciones tales como la de reserva activa en la red con conmutacin, o el modo semidplex o multipunto, deben serobjeto de ulterior estudio. Los circuitos debern ser de calidad especia

10、l, por ejemplo, los especificados en lasRecomendaciones M.1020 1 y M.1025 2. Sin embargo, conviene que las Administraciones y los usuarios tomen notade que los mdems que se ajustan a esta Recomendacin, an suponiendo que se apliquen adecuadamente, nofuncionarn necesariamente de forma satisfactoria en

11、 todos los circuitos especificados en las Recomendaciones M.1020y M.1025, particularmente en los casos en que el ruido es equivalente o prximo a la magnitud limitadora especificada.Nota 2 En la realizacin de los mdems deber prestarse atencin a la seleccin de las tcnicas de ecualizacinadecuadas, si s

12、e pretende obtener un comportamiento admisible en circuitos conformes a la Recomendacin M.1025.Nota 3 Cuando se adopta la opcin del multiplexor, las disposiciones de la seccin 10 pueden prevalecer sobrelas de otras secciones.2 Seales de lnea2.1 La frecuencia portadora ser de 1800 1 Hz. Los niveles d

13、e potencia utilizados se ajustarn a laRecomendacin V.2.2.2 Codificacin espacial de las seales2.2.1 A 14 400 bit/s, el tren de datos aleatorizado que ha de transmitirse se divide en grupos de 6 bits de datosconsecutivos. Como muestra la figura 1/V.33 los dos bits primeros en tiempo de cada grupo Q1ny

14、 Q2nson, en un primermomento, codificados diferencialmente en Y1 e Y2 de acuerdo con el cuadro 1A/V.33. Los dos bits codificadosdiferencialmente Y1ne Y2nse aplican a la entrada de un codificador convolucional sistemtico que genera un bit Y0nredundante. Este bit redundante y los 6 bits de informacin

15、Y1n, Y2n, Q3n, Q4n, Q5ny Q6nse hacen corresponder conlas coordenadas del elemento de seal que ha de transmitirse, de acuerdo con el diagrama espacial de la seal indicado enla figura 2/V.33.2 Fascculo VIII.1 - Rec. V.332.2.2 A la velocidad de repliegue de 12 000 bit/s, el tren de datos aleatorizado q

16、ue ha de transmitirse se divide engrupos de cinco bits de datos consecutivos. El esquema de codificacin por rejilla mostrado en la figura 1/V.33 se utilizacon las dos modificaciones siguientes: 1) se suprime la lnea designada por Q6ny 2) la correspondencia de los elementosde seal es entonces la indi

17、cada en la figura 3/V.33.2.2.3 En el cuadro 1B/V.33 se describe la codificacin diferencial utilizada para la seal a 4800 bit/s en el segmento 3de las seales de sincronizacin ( 8.3).CUADRO 1A/V.33Codificacin diferencial utilizada con el esquema de codificacin por rejillaEntradas Salidas anteriores Sa

18、lidasQ1nQ2nY1n-1Y2n-2Y1nY2n000000001111111100001111000011110011001100110011010101010101010100110011110011000101101001101001Fascculo VIII.1 - Rec. V.33 3CUADRO 1B/V.33Codificacin diferencial de los cuadrantes para la seal de 4800 bit/sEntradas Salidas anterioresCuadrante de faseSalidasElemento de sea

19、lCoordenadasQ1nQ2nY1n-1Y2n-1Y1nY2npara 4800 bit/s Re Im0000000000110101+90 01011100DACB-2-6+6+2+6-2+2-600001111001101010 00110101CDBA+6-2+2-6+2+6-6-21111000000110101+180 11001010ABDC-6+2-2+6-2-6+6+21111111100110101+270 10100011BCAD+2+6-6-2-6+2-2+6Nota Q1 es el primer bit en tiempo.4 Fascculo VIII.1

20、- Rec. V.33Fascculo VIII.1 - Rec. V.33 56 Fascculo VIII.1 - Rec. V.333 Velocidades de sealizacin de datos y velocidad de modulacinLas velocidades de sealizacin de datos sern 14 400 y 12 000 bit/s 0,01%. La velocidad de modulacin serde 2400 baudios 0,01 %.4 Tolerancia de frecuencia para la seal recib

21、idaLa tolerancia admitida para la frecuencia portadora en el transmisor es de 1 Hz; suponiendo una deriva mximade frecuencia de 6 Hz en la conexin entre los mdems, el receptor debe admitir errores de, como mnimo, 7 Hz en lafrecuencia de la seal recibida.Fascculo VIII.1 - Rec. V.33 75 Circuitos de en

22、lace5.1 Lista de los circuitos de enlace (cuadro 2/V.33)CUADRO 2/V.33Circuito de enlace (vase la nota 1)N. Denominacin Notas102103104105106107109111112113114115140141142Tierra de sealizacin o retorno comnTransmisin de datosRecepcin de datosPeticin de transmitirPreparado para transmitirAparato de dat

23、os preparadoDetector de seales de lnea recibidas por el canal de datosSelector de velocidad de sealizacin de datos (origen ETD)Selector de velocidad de sealizacin de datos (origen ETCD)Temporizacin para los elementos de seal en la emisin (origen ETD)Temporizacin para los elementos de seal en la emis

24、in (origen ETCD)Temporizacin para los elementos de seal en la recepcin (origen ETCD)Conexin en bucle/Prueba de mantenimientoConexin en bucle localIndicador de pruebaNota 2Nota 3Nota 3Nota 1 Todos los circuitos de enlace esenciales y cualesquiera otros que se hayan previsto debern satisfacer las cond

25、icionesfuncionales y operacionales de la Recomendacin V.24. Todos los circuitos de enlace indicados debern estar debidamenteterminados en el equipo terminal de datos y en el equipo de terminacin del circuito de datos de conformidad con laRecomendacin pertinente sobre las caractersticas elctricas (va

26、se el 6).Nota 2 No es esencial en funcionamiento con portadora permanente.Nota 3 Los circuitos de enlace 140 y 141 son facultativos.5.2 Umbral y tiempos de respuesta del circuito 1095.2.1 Umbral- superior a 26 dBm: circuito 109 en estado CERRADO- inferior a 33 dBm: circuito 109 en estado ABIERTONo s

27、e especifica el estado del circuito 109 para los niveles comprendidos entre 26 dBm y 33 dBm, pero eldetector de seales debe presentar un efecto de histresis tal que el nivel en que se produzca la transicin del estadoABIERTO al CERRADO sea por lo menos 2 dB superior al correspondiente a la transicin

28、del estado CERRADO alABIERTO.5.2.2 Tiempos de respuesta- paso del estado CERRADO al ABIERTO: 40 10 ms;- paso del estado ABIERTO al CERRADO:1) para la ecualizacin inicial, el circuito 109 deber estar CERRADO antes de que aparezcan datos deusuario en el circuito 104;2) para una reecualizacin durante l

29、a transferencia de datos, el circuito 109 se mantendr en el estadoCERRADO. Durante este periodo, el circuito 104 puede estar fijado en el estado 1 binario;8 Fascculo VIII.1 - Rec. V.333) tras una interrupcin de la seal de lnea de duracin mayor que el tiempo de transicin del estadoCERRADO al ABIERTO:

30、a) cuando no se necesite una nueva ecualizacin, 25 10 ms;b) cuando se necesite una nueva ecualizacin, el circuito 109 deber estar CERRADO antes de queaparezcan datos en el circuito 104.Los tiempos de respuesta del circuito 109 son los que transcurren entre la aplicacin o la supresin de una sealde ln

31、ea, generada al aplicar 1 binario al circuito 103, en los terminales de recepcin del mdem, y la aparicin delcorrespondiente estado CERRADO o ABIERTO en el circuito 109.Nota El tiempo de respuesta para el paso del circuito 109 del estado CERRADO al ABIERTO debe elegirsedentro de los lmites especifica

32、dos, de modo que asegure la aparicin de todos los bits de datos vlidos en el circuito 104.5.3 Tiempo de respuesta del circuito 106Una vez terminado el procedimiento completo de acondicionamiento, el tiempo que transcurre entre la transicindel circuito 105 del estado ABIERTO al CERRADO y la transicin

33、 del circuito 106 del estado ABIERTO al CERRADOser de 15 ms 5 ms.El intervalo de tiempo entre el paso del estado CERRADO al ABIERTO del circuito 105 y al paso del estadoCERRADO al ABIERTO del circuito 106 se escoger de forma que se asegure que se han transmitido todos loselementos de seal vlidos.6 C

34、aractersticas elctricas de los circuitos de enlace6.1 Se recomienda emplear las caractersticas elctricas especificadas en la Recomendacin V.28 junto con el plan deasignacin de patillas de conector especificado en la publicacin ISO 2110 3.6.2 Condiciones de fallo en los circuitos de enlace(Vase el 7

35、de la Recomendacin V.28 en lo que respecta a la asociacin de los tipos de deteccin de fallos delreceptor.)6.2.1 El ETD interpretar una condicin de fallo en el circuito 107 como un estado ABIERTO utilizando el tipo 1 dedeteccin de fallo.6.2.2 El ETCD interpretar una condicin de fallo en el circuito 1

36、05 como un estado ABIERTO utilizando el tipo 1 dedeteccin de fallo.6.2.3 Todos los dems circuitos a los que no se hace referencia en los apartados precedentes podrn utilizar los tipos 0 1 de deteccin de fallo.6.3 Disposiciones de temporizacinConviene incluir en el mdem relojes que proporcionen al eq

37、uipo terminal de datos una temporizacin para loselementos de seal en la emisin, circuito 114, y para los elementos de seal en la recepcin, circuito 115. En estadisposicin, el transmisor puede o bien funcionar como una fuente independiente de temporizacin o recibir sta por unaconexin en bucle (tempor

38、izacin en la emisin subordinada a la temporizacin en la recepcin). La temporizacin porbucle puede ser deseable en algunas aplicaciones de redes.Se puede tambin generar la temporizacin para los elementos de seal en la emisin en el equipo terminal dedatos y transferirla al mdem por el circuito de enla

39、ce 113.7 AleatorizadorEl mdem incluir un aleatorizador/desaleatorizador de sincronizacin automtica con el polinomio generador1 + x-18+ x-23.En el transmisor, el aleatorizador dividir el polinomio del mensaje, cuyos coeficientes en sentido descendenteestn representados por la secuencia de datos de en

40、trada, por el polinomio generador del aleatorizador, generndose asla secuencia transmitida. En el receptor, el polinomio recibido, cuyos coeficientes en sentido descendente estnrepresentados por la secuencia de datos recibidos, se multiplicar por el polinomio generador del aleatorizador,reconstituyn

41、dose as la secuencia del mensaje.Los procedimientos de aleatorizacin y desaleatorizacin se describen en detalle en el Anexo.Fascculo VIII.1 - Rec. V.33 98 Seales de sincronizacinLa transmisin de seales de sincronizacin puede iniciarla el mdem o el equipo terminal de datos asociado.Cuando el mdem rec

42、eptor requiere nueva sincronizacin, pone el circuito 106 en estado ABIERTO y genera unasecuencia de seal de sincronizacin.Las seales de sincronizacin para todas las velocidades de sealizacin de datos se dividen en cuatro segmentoscomo se indica en el cuadro 3/V.33.CUADRO 3/V.33Segmento 1Segmento 2ac

43、ondicionamientoSegmento 3 Segmento 4 TotalTipo de seal de lnea AlternanciasABABEsquema deacondiciona-miento delecualizadorSecuencia decadencia“Todos unos”binariosaleatorizadosSeal completadesincronizacinNmero de intervalossmbolo256 2976 64 48 3344Duracin aproximada enms106 1240 27 20 13938.1 El segm

44、ento 1 consiste en alternancias entre los estados A y B, como se indica en las figuras 2 y 3/V.33 durante256 intervalos de smbolo.8.2 Segmento 2: Esquema de acondicionamiento del ecualizadorEl segmento 2 consiste en la transmisin secuencial de cuatro elementos de seal A, B, C y D. Estos elementosde

45、seal se muestran en las figuras 2/V.33 y 3/V.33. El esquema de acondicionamiento del ecualizador es una secuenciaseudoaleatoria a 4800 bit/s generada por el aleatorizador de datos mediante el polinomio 1 + x18+ x23. Durante elsegmento 2, toda codificacin de cuadrante diferencial est inhabilitada y l

46、os dibits aleatorizados se codifican comosigue:00 = C 01 = D11 = A10 = BCon un 1 binario aplicado a la entrada, el estado inicial del aleatorizador deber escogerse de manera queproduzca el siguiente esquema de salida y los correspondientes elementos de seal:00 01 00 01 00 01 00 01 00 01 00 01 10 01

47、10 01CDCDCDCDCDCDBDBDEl segmento 2 contina durante 2976 intervalos de smbolo.8.3 Segmento 3: Seal de cadenciaLa seal de cadencia consiste en una secuencia de 16 elementos binarios repetida 8 veces. Esta secuencia,definida en el cuadro 4/V.33, se aleatoriza y transmite a 4800 bit/s con los dibits cod

48、ificados diferencialmente como seindica en el cuadro 1B/V.33. El codificador diferencial se inicializa con el ltimo smbolo del segmento precedente.Los dos primeros bits y los dibits siguientes de cada secuencia de cadencia se codificarn como un solo estado deseal.La seal de cadencia podr utilizarse para establecer la velocidad de sealizacin de datos entre los mdems ypara facilitar informacin sobre la configuracin del multiplexor u otro tipo de informacin relativa a la configuracin (areserva de ulterior estudio). Cuando B14 = 0, slo se tr