ITU-T V 33 FRENCH-1988 14 400 BITS PER SECOND MODEM STANDARDIZED FOR USE ON POINT-TO-POINT 4-WIRE LEASED TELEPHONE-TYPE CIRCUITS《用于点对点4线租用电话型电路的14 400bit s调制标准》.pdf

《ITU-T V 33 FRENCH-1988 14 400 BITS PER SECOND MODEM STANDARDIZED FOR USE ON POINT-TO-POINT 4-WIRE LEASED TELEPHONE-TYPE CIRCUITS《用于点对点4线租用电话型电路的14 400bit s调制标准》.pdf》由会员分享，可在线阅读，更多相关《ITU-T V 33 FRENCH-1988 14 400 BITS PER SECOND MODEM STANDARDIZED FOR USE ON POINT-TO-POINT 4-WIRE LEASED TELEPHONE-TYPE CIRCUITS《用于点对点4线租用电话型电路的14 400bit s调制标准》.pdf（19页珍藏版）》请在麦多课文档分享上搜索。

1、UNION INTERNATIONALE DES TLCOMMUNICATIONS5)4 4 V. SECTEUR DE LA NORMALISATIONDES TLCOMMUNICATIONSDE LUIT#/-5.)#!4)/.3 $% $/ %3352 ,% 2 3%!5 4 , 0(/.)15%-/$%- BIT S ./2-!,)3 0/52 53!% 352 #)2#5)43 ,/5 315!42% - de ltat OUVERT ltat FERM:1) pour lgalisation initiale, le circuit 109 doit se trouver ltat

2、 FERM avant lapparition des donnesde lusager sur le circuit 104;2) pour assurer une nouvelle galisation au cours du transfert des donnes, le circuit 109 sera maintenu ltat FERM. Au cours de cette priode, le circuit 104 peut tre verrouill sur ltat binaire 1;3) aprs une interruption du signal de ligne

3、 de dure suprieure au temps de rponse de ltat FERM ltat OUVERT:a) si une nouvelle galisation nest pas ncessaire, 25 10 ms,b) si une nouvelle galisation est ncessaire, le circuit 109 doit tre ltat FERM avant lapparitiondes donnes de lusager sur le circuit 104.8 Fascicule VIII.1 - Rec. V.33Le temps de

4、 rponse du circuit 109 est le temps qui scoule entre lapparition ou la disparition du signal de ligneaux bornes dentre du rcepteur de modem, signal gnr en appliquant un UN binaire au circuit 103, et lapparition deltat FERM ou OUVERT correspondant sur le circuit 109.Remarque Le temps de rponse de lta

5、t FERM ltat OUVERT du circuit 109 doit tre choisi, lintrieurdes limites spcifies, suffisamment grand pour que tous les bits utiles aient pu apparatre sur le circuit 104.5.3 Temps de rponse du circuit 106Suite la phase de conditionnement, lintervalle de temps qui scoule entre le passage de ltat OUVER

6、T ltatFERM du circuit 105 et le passage de ltat OUVERT ltat FERM du circuit 106 sera 15 5 ms.Lintervalle de temps qui scoule entre le passage de ltat FERM ltat OUVERT du circuit 105 et le passagede ltat FERM ltat OUVERT du circuit 106 sera choisi de telle sorte que tous les lments de signal utiles a

7、ient putre transmis en ligne.6 Caractristiques lectriques des circuits de jonction6.1 Il est recommand dutiliser les caractristiques de la Recommandation V.28, ainsi que le plan daffectation desbroches du connecteur spcifi dans la norme ISO 2110 3.6.2 Conditions de drangement des circuits de jonctio

8、n(Voir le 7 de la Recommandation V.28, pour lensemble des types de dfaillances dtectes par les rcepteurs.)6.2.1 LETTD doit interprter un drangement sur le circuit 107 comme un tat OUVERT, en appliquant la dtectionde dfaillance de type 1.6.2.2 LETCD doit interprter un drangement sur le circuit 105 co

9、mme un tat OUVERT, en appliquant la dtectionde dfaillance de type 1.6.2.3 Tous les autres circuits, non mentionns ci-dessus, peuvent utiliser la dtection de dfaillance des types 0 ou 1.6.3 Bases de tempsIl convient dinclure des circuits de base de temps dans le modem de manire fournir lquipement ter

10、minal dedonnes le signal de base de temps pour les lments de signal lmission (circuit 114) et le signal de base de tempspour les lments de signal la rception (circuit 115). Dans cette disposition, lmetteur peut, au choix, suivre sonpropre rythme de faon indpendante ou recevoir sa base de temps par b

11、ouclage (rythme lmission asservi au rythme la rception). Cette dernire solution peut tre avantageuse pour certaines applications sur le rseau.Il sera galement possible dappliquer au modem par lintermdiaire du circuit de jonction 113 un signal de basede temps pour les lments de signal lmission engend

12、r dans lquipement terminal de donnes.7 EmbrouilleurUn embrouilleur-dsembrouilleur autosynchronisable de polynme gnrateur 1 + x18+ x23sera incorpor aumodem.A lmission, lembrouilleur divisera effectivement le polynme message, dans lequel les bits successifs dedonnes reprsentent les coefficients dans l

13、ordre des puissances dcroissantes, par le polynme gnrateur, pourengendrer la squence de bits transmettre. A la rception, le polynme reu, dans lequel les bits successifs de lasquence transmise reprsentent les coefficients dans lordre des puissances dcroissantes, sera multipli par le polynmegnrateur d

14、e lembrouilleur pour retrouver les bits successifs du message de donnes.Le processus dembrouillage et de dsembrouillage est dcrit en dtail dans lannexe.8 Signaux de synchronisationLmission des signaux de synchronisation peut tre effectue linitiative du modem. Lorsque le rcepteurrequiert une nouvelle

15、 synchronisation, il doit mettre le circuit 106 ltat OUVERT et transmettre une squence designaux de synchronisation.Les signaux de synchronisation, quel que soit le dbit binaire, comportent 4 segments comme indiqu autableau 3/V.33.Fascicule VIII.1 - Rec. V.33 9TABLEAU 3/V.33Segment 1 Segment 2 Segme

16、nt 3 Segment 4 TotalType de signal en ligne Elmentsalterns ABABSquence deconditionnementdgaliseurSquence dedbitEtat binaire 1permanentembrouillDure globale delasynchronisationNombre dintervallesunitaires256 2976 64 48 3344Dure approximativeen ms106 1240 27 20 13938.1 Le Segment 1 est constitu dlment

17、s alterns, prenant ltat A et ltat B, comme le montrent les figures 2/V.33et 3/V.33, pendant 256 intervalles unitaires.8.2 Segment 2: squence de conditionnement dgaliseurCe segment est form de lmission squentielle de quatre lments de signal A, B, C et D. Ces lments designal sont reprsents aux figures

18、 2/V.33 et 3/V.33. La squence de conditionnement dgaliseur est une suite pseudo-alatoire 4800 bit/s engendre par le polynme embrouilleur 1 + x18+ x23. Au cours du segment 2, tout codagediffrentiel par quadrant est neutralis, et les dibits embrouills sont cods de la manire suivante:00 = C 01 = D 11 =

19、 A 10 = BLe UN binaire tant appliqu lentre, on choisira ltat initial de lembrouilleur pour produire la squence desortie suivante de lembrouilleur et les lments de signal correspondants:00 01 00 01 00 01 00 01 00 01 00 01 10 01 10 01CDCDCDCDCDCDBDBDLe segment 2 porte sur 2976 intervalles unitaires.8.

20、3 Segment 3: Signal de dbitLe signal de dbit est form dune squence binaire de 16 bits rpte 8 fois. La squence est dfinie dans letableau 4/V.33, embrouille et mise 4800 bit/s, les dibits tant cods diffrentiellement conformment autableau 1B/V.33. Le codeur diffrentiel est initialis laide du symbole fi

21、nal du segment prcdent.Les deux premiers bits et les dibits suivants de chaque squence correspondant un signal de dbit seront codscomme un seul tat de signal.Le signal de dbit peut tre utilis pour dterminer le dbit utilis et pour fournir des renseignements sur laconfiguration du multiplexeur ou daut

22、res renseignements concernant la configuration (doit faire lobjet dun complmentdtude). Lorsque B14 = 0, seuls des renseignements sur le dbit peuvent tre transmis conformment autableau 4A/V.33. Lorsque B14 = 1, laffectation des bits se fait selon le tableau 4B/V.33.La condition minimale de dtection e

23、st la rception de deux squences de 16 bits identiques conscutivescomportant les bits B0-3, B7, B11 et B15, conformment au tableau 4/V.33. Aprs avoir dtect la squencecorrespondant au signal de dbit, le rcepteur sera conditionn pour recevoir les donnes au dbit commun le plus levavec la configuration d

24、e multiplexage indique.10 Fascicule VIII.1 - Rec. V.33TABLEAU 4A/V.33Dsignation des bits0123456789101121314150 0 0 0 1 1 0 1B0-3, B7, B11, B15 Pour la synchronisation sur un signal de dbit reuB4-6 Pas encore dfinis (doivent faire lobjet dun complment dtude)B8 1 Tmoigne de laptitude mettre et recevoi

25、r des donnes 12 000 bit/s(Voir la remarque)B9 1 Tmoigne de laptitude mettre et recevoir des donnes 14 000 bit/s(Voir le remarque)B10, B12, B13 Pas encore dfinis (doivent faire lobjet dun complment dtude)Remarque Lorsquil mettra un signal de dbit, le modem mettra les bits B8 B9 = 11 ou 01 lorsque le

26、dbit utilis pourtransmettre les donnes du segment 4 correspond 14,4 kbit/s et B8 B9 = 10 lorsque le dbit utilis pour transmettre lesdonnes du segment 4 correspond 12 kbit/s.TABLEAU 4B/V.33Dsignation des bits0123456789101121314150 0 0 0 1 1 1 1B0-3, B7, B11, B15 Pour la synchronisation sur un signal

27、de dbit reuB4, B5 00 Indiquant que B6, B10, B12, B13 dfinissent le choix dune configuration de multiplexeur (remarque 1)B8 1 Tmoigne de laptitude mettre et recevoir des donnes 12 000 bit/s(remarques 1 et 3)B9 1 Tmoigne de laptitude mettre et recevoir des donnes 14 000 bit/s(remarques 1 et 3)B6, B10,

28、 B12, B13 Choix de la configuration du multiplexeur (voir la remarque 2 et les tableaux5A/V.33, 5B/V.33)Remarque 1 Dautres combinaisons de B4, B5 peuvent tre utilises pour indiquer que B6, B8, B9, B10, B12 et B13dfinissent dautres informations de configuration (complment dtude ncessaire).Remarque 2

29、a) B6, B10, B12, B13 = tous ltat zro: mode manuel.b) B6, B10, B12, B13 La reprsentation binaire de 1 11 (B6 = MSB, bit le plus significatif)dsigne la configuration de multiplexeur souhaite, comme le montrent lestableaux 5A/V.33 et 5B/V.33.c) B6, B10, B12, B13 = tous ltat un: mode programmable distan

30、ce. Si un modem estconfigur de cette manire, il transmettra toujours cette squence.d) B6, B10, B12, B13 Les combinaisons inutilises sont destines aux options dfinies par lesconstructeurs.e) Il est recommand que les deux modems soient configurs dans le mme mode ou quun des modemssoit dans le mode pro

31、grammable distance.Remarque 3 Lorsquil mettra un signal de dbit, le modem mettra les bits B8 B9 = 11 ou 01 lorsque le dbit desdonnes du segment 4 correspond 14,4 kbit/s et B8 B9 = 10 lorsque le dbit des donnes du segment 4 correspond 12 kbit/s.Fascicule VIII.1 - Rec. V.33 118.4 Segment 4Le codage di

32、ffrentiel utiliser pendant ce segment est dfini au tableau 1A/V.33. Le codeur doit tre initialisau moyen du premier symbole du segment prcdent. Le segment 4 commencera avec la mise zro des tats initiauxdes cellules retard du codeur convolutionnel reprsent la figure 1/V.33.Avec le segment 4 commence

33、la transmission au dbit le plus lev indiqu par le segment 3, conformment aucode dcrit dans le 2.2 par lapplication lentre de lembrouilleur de ltat binaire UN permanent. La dure dusegment 4 correspond 48 intervalles unitaires. A la fin du segment 4, le circuit 106 est amen ltat FERM et lesdonnes de l

34、utilisateur sont appliques lentre de lembrouilleur.9 Procdure de conditionnement-reconditionnementUn galiseur auto-adaptif sera incorpor au rcepteur.Le rcepteur comportera des moyens permettant la dtection dune perte dgalisation et le dclenchement, danslmetteur local associ, de lmission dune squence

35、 de signaux de synchronisation.Le rcepteur comportera des moyens permettant la dtection dun signal de synchronisation et de la squencecorrespondant au signal de dbit mis par lmetteur distant et le dclenchement, dans lmetteur local associ, delmission dune squence de signaux de synchronisation; lmette

36、ur peut tre dclench un instant quelconque pendantla rception de la squence de signaux de synchronisation, quel que soit ltat du circuit 105.Chaque modem peut prendre linitiative de lmission dune squence de signaux de synchronisation. Lmissionde signaux de synchronisation est dclenche lorsque le rcep

37、teur a dtect une perte dgalisation, un changement dudbit des donnes ou un changement dans le choix de la configuration du multiplexeur (command par un contacteur oupar le circuit 111). Ayant dclench lmission dune squence de signaux de synchronisation, le modem sattend recevoir une squence identique

38、en provenance de lmetteur distant.Si, la fin de la squence de signaux de synchronisation, le modem ne reoit pas de signal de synchronisation delmetteur loign dans un laps de temps gal au dlai de propagation maximal prvu dans les deux sens, il met un autresignal. Le laps de temps recommand est de 1,2

39、 seconde.Si le modem narrive pas se synchroniser sur la squence de signaux de synchronisation reue, ou sil neparvient pas dtecter le signal de dbit, ou encore sil ne dispose pas du dbit demand ou sil met un dbit pluslev, il met un autre signal de synchronisation avec la squence correspondant au sign

40、al de dbit en choisissant le dbitle plus lev dans la gamme de dbits commune, condition quil nait pas mis une squence de synchronisation aucours de la 1,2 seconde prcdente.Si un modem reoit une squence de signaux de synchronisation alors quil na pas lui-mme pris linitiativedmettre une telle squence e

41、t si le rcepteur se synchronise correctement, le modem nmettra en retour quune seulesquence de signaux de synchronisation.Remarque Si une squence de signaux de synchronisation est dclenche en raison dune perte dgalisation, laconfiguration prcdente devrait tre conserve.10 Multiplexage (voir les table

42、aux 5A/V.33 et 5B/V.33)Il est possible dinclure au modem une option “multiplexage” permettant la combinaison de sous-canaux dedonnes de dbits 12 000, 9600, 7200, 4800 et 2400 bit/s pour former un train de donnes multiplex unique qui seratransmis en ligne. Lidentification des bits utiliss pour la mod

43、ulation est dfinie dans le 2.2 pour chaque cas.12 Fascicule VIII.1 - Rec. V.33TABLEAU 5A/V.33Dbit du train de Configuration de Dbit des Repre duBits utiliss pour la modulationdonnesmultiplexesmultiplexage sous-canaux sous-canalQ1 Q2 Q3 Q4 Q5 Q614 400 1 14 400 A X X X X X X14 400 2 12 0002 400ABXXXXX

44、X14 400 3 9 6004 800ABXXXXXX14 400 49 6002 4002 400ABCXXXXXX14 400 5 7 2007 200ABXXXXXX14 400 67 2004 8002 400ABCXXXXXX14 400 77 2002 4002 4002 400ABCDXXXXXX14 400 84 8004 8004 800ABCXXXXXX14 400 94 8004 8002 4002 400ABCDXXXXXX14 400 104 8002 4002 4002 4002 400ABCDEXXXXXX14 400 112 4002 4002 4002 40

45、02 4002 400ABCDEFXXXXXXRemarque Lorsque plus dun bit est affect un sous-canal, le premier bit, dans lordre temporel, du sous-canal est affect au premier bit, dans lordre temporel, du modulateur.Fascicule VIII.1 - Rec. V.33 13TABLEAU 5B/V.33Dbit du train de Configuration de Dbit des Repre duBits util

46、iss pour la modulationdonnesmultiplexesmultiplexage sous-canaux sous-canalQ1 Q2 Q3 Q4 Q5 Q612 000 1 12 000 A X X X X X12 000 2 9 6002 400ABXXXXX12 000 3 7 2004 800ABXXXXX12 000 47 2002 4002 400ABCXXXXX12 000 54 8004 8002 400ABCXXXXX12 000 64 8002 4002 4002 400ABCDXXXXX12 000 72 4002 4002 4002 4002 4

47、00ABCDEXXXXXRemarque Lorsque plus dun bit est affect un sous-canal, le premier bit, dans lordre temporel, dusous-canal est affect au premier bit, dans lordre temporel, du modulateur.14 Fascicule VIII.1 - Rec. V.3310.1 Liste de correspondance entre les circuits de jonction et les accs du multiplexeurTABLEAU 6/V.33Circuits de jonction(voir la Remarque 1)Accs auAccs auxsous-canauxRemarquesN Descriptionsous-canal A B, C, D,