ITU-T V 27 BIS SPANISH-1988 4800 2400 BITS PER SECOND MODEM WITH AUTOMATIC EQUALIZER STANDARDIZED FOR USE ON LEASED TELEPHONE-TYPE CIRCUITS《用于租用电话型电路上的4800 2400 bit s的自动均衡器的标准化调制解调.pdf

《ITU-T V 27 BIS SPANISH-1988 4800 2400 BITS PER SECOND MODEM WITH AUTOMATIC EQUALIZER STANDARDIZED FOR USE ON LEASED TELEPHONE-TYPE CIRCUITS《用于租用电话型电路上的4800 2400 bit s的自动均衡器的标准化调制解调.pdf》由会员分享，可在线阅读，更多相关《ITU-T V 27 BIS SPANISH-1988 4800 2400 BITS PER SECOND MODEM WITH AUTOMATIC EQUALIZER STANDARDIZED FOR USE ON LEASED TELEPHONE-TYPE CIRCUITS《用于租用电话型电路上的4800 2400 bit s的自动均衡器的标准化调制解调.pdf（14页珍藏版）》请在麦多课文档分享上搜索。

1、UNIN INTERNACIONAL DE TELECOMUNICACIONESUIT-T V.27 bisSECTOR DE NORMALIZACINDE LAS TELECOMUNICACIONESDE LA UITCOMUNICACIN DE DATOSPOR LA RED TELEFNICAMDEM A 4800/2400 bit/s NORMALIZADOCON ECUALIZADOR AUTOMTICOPARA USO EN CIRCUITOS ARRENDADOSDE TIPO TELEFNICORecomendacin UIT-T V.27 bis(Extracto del L

2、ibro Azul)NOTAS1 La Recomendacin UIT-T V.27 bis se public en el fascculo VIII.1 del Libro Azul. Este fichero es un extractodel Libro Azul. Aunque la presentacin y disposicin del texto son ligeramente diferentes de la versin del Libro Azul,el contenido del fichero es idntico a la citada versin y los

3、derechos de autor siguen siendo los mismos (Vase acontinuacin).2 Por razones de concisin, el trmino Administracin se utiliza en la presente Recomendacin para designar auna administracin de telecomunicaciones y a una empresa de explotacin reconocida. UIT 1988, 1993Reservados todos los derechos. No po

4、dr reproducirse o utilizarse la presente Recomendacin ni parte de la misma decualquier forma ni por cualquier procedimiento, electrnico o mecnico, comprendidas la fotocopia y la grabacin enmicropelcula, sin autorizacin escrita de la UIT.Recomendacin V.27 bisFascculo VIII.1 - Rec. V.27 bisMDEM A 4800

5、/2400 bit/s NORMALIZADO CON ECUALIZADOR AUTOMTICOPARA USO EN CIRCUITOS ARRENDADOS DE TIPO TELEFNICO(Ginebra, 1976; modificada en Ginebra, 1980y Mlaga- Torremolinos, 1984)IntroduccinEste mdem ha sido concebido para uso en circuitos arrendados generales, no necesariamente conformes con laRecomendacin

6、M. 1020 1. Se ha previsto una rpida secuencia de arranque para que pueda utilizarse en aplicacionesmultipunto secuenciales, si los circuitos empleados se ajustan a la Recomendacin M. 1020.Teniendo en cuenta que existen y surgirn muchos mdems con caractersticas elegidas especficamente parasatisfacer

7、los requisitos de las Administraciones y los usuarios, esta Recomendacin no limita en modo alguno el empleode cualquier otro mdem en circuitos arrendados. Tampoco elimina la necesidad de emplear mdems con igualacinmanual conformes con la Recomendacin V. 27 o de otros mdems a 4800 bit/s con igualacin

8、 automtica.Esta Recomendacin debe considerarse como provisional, para asegurar un servicio cuando ello se requieraurgentemente y entre puntos para los cuales se espera poder prestar un servicio satisfactorio.1 Principales caractersticasLas caractersticas principales del mdem recomendado son muy simi

9、lares a las de un mdem conforme con laRecomendacin V. 27, salvo en lo que respecta al igualador utilizado; estas caractersticas son las siguientes:a) explotacin en modo dplex o semidplex en circuitos arrendados a cuatro hilos, o en modo semidplex encircuitos, arrendados a dos hilos;b) funcionamiento

10、 a 4800 bit/s, modulacin de fase octovalente con codificacin diferencial, en la formadescrita en la Recomendacin V.27;c) posibilidad de velocidad reducida a 2400 bit/s con el esquema de modulacin fase tetravalente concodificacin diferencial descrito en la Recomendacin V.26, solucin A;d) posibilidad

11、de un canal de retorno (para supervisin) a velocidades de modulacin de hasta 75 baudios encada sentido de transmisin; la previsin y utilizacin de estos canales es facultativa;e) inclusin de un igualador automtico autoadaptable con una secuencia de arranque especfica para circuitosconformes con la Re

12、comendacin M.1020 1, y otra posible secuencia de arranque para circuitos de calidadmucho ms baja.2 Funcionamiento con seales de lnea a 4800 y 2400 bit/s2.1 Frecuencia portadoraLa frecuencia portadora ser 1800 1 Hz. No se prevn frecuencias piloto separadas. Se utilizarn niveles depotencia conformes c

13、on la Recomendacin V. 2.2.1.1 Espectro a 4800 bit/sEl espectro de energa ser de la forma coseno alzado con un coeficiente de cada (roll-off factor) del 50%,dividido por igual entre el receptor y el transmisor. La densidad de energa a 1000 y 2600 Hz ser atenuada 3 dB 2 dBcon respecto a la densidad mx

14、ima entre 1000 y 2600 Hz.2.1.2 Espectro a 2400 bit/sEl espectro de energa mnimo ser de la forma coseno con un coeficiente de cada del 50%, dividido por igualentre el receptor y el transmisor. La densidad de energa a 1200 Hz y 2400 Hz ser atenuada 3 dB 2 dB con respecto ala densidad mxima entre 1200

15、Hz y 2400 Hz.Fascculo VIII.1 - Rec. V.27 bis 12.2 Distribucin de la potencia entre el canal de ida y el de retornoEn caso de transmisin simultnea por los canales de ida y retorno en el mismo sentido de transmisin, el nivelde potencia del canal de retorno ser inferior en 6 dB al del canal de ida (dat

16、os).2.3 Funcionamiento a 4800 bit/s2.3.1 Velocidad binaria y velocidad de modulacinLa velocidad binaria ser de 4800 bit/s 0,01%, es decir que la velocidad de modulacin serde 1600 baudios 0,01%.2.3.2 Codificacin de los bits de datosEl tren de datos que ha de transmitirse se divide en grupos de tres b

17、its consecutivos (tribits). Cada tribit secodifica como un cambio de fase con relacin a la fase del elemento de seal precedente (vase el cuadro 1/V.27 bis). Enel receptor, los tribits se decodifican y los bits se reagrupan en el orden correcto. El bit de la izquierda del tribit es el queaparece prim

18、ero en el tren de datos que entra en la parte modulador del mdem despus del aleatorizador.CUADRO 1/V.27 bisTribit Cambio de fase(vase la observacin)00001111001111001001100104590135180225270315Observacin El cambio de fase es el desplazamiento real de fase en lnea en la regin detransicin que va del ce

19、ntro de un elemento de seal al centro del elemento de seal siguiente.2.4 Funcionamiento a 2400 bit/s2.4.1 Velocidad binaria y velocidad de modulacinLa velocidad binaria ser de 2400 bit/s 0,01%, es decir que la velocidad de modulacin ser de1200 baudios 0,01%.2.4.2 Codificacin de los bits de datosEn e

20、l funcionamiento a 2400 bit/s, el tren de datos se divide en grupos de dos bits (dibits). Cada dibit se codificacomo un cambio de fase con relacin a la fase del elemento de seal que le precede inmediatamente (vase elcuadro 2/V.27 bis). En el receptor, se decodifican los dibits y se reagrupan los bit

21、s en el orden correcto. El bit de laizquierda del dibit es el que aparece primero en el tren de datos que entra en la parte modulador del mdem despus delaleatorizador.2 Fascculo VIII.1 - Rec. V.27 bisCUADRO 2/V.27 bisDibit Cambio de fase (vase la observacin)00011110090180270Observacin El cambio de f

22、ase es el desplazamiento real de faseen lnea en la regin de transicin que va del centro de un elementode seal al centro del elemento de seal siguiente.2.5 Secuencias operativas2.5.1 Secuencia de paso al estado CERRADODurante el intervalo entre la transicin del estado ABIERTO al CERRADO del circuito

23、105 y la transicin delestado ABIERTO al CERRADO del circuito 106, el mdem de transmisin generar seales de sincronismo para elacondicionamiento del mdem de recepcin. Estas seales estn destinadas a establecer la deteccin de la portadora, elCAG de ser necesario, la sincronizacin de la temporizacin, la

24、convergencia del ecualizador y la sincronizacin deldesaleatorizador.Se definen dos secuencias, a saber:a) una corta, para circuitos a cuatro hilos conformes con la Recomendacin M. 1020 1;b) una larga, para circuitos a cuatro hilos de calidad muy inferior a los de la Recomendacin M. 1020 1, ypara cir

25、cuitos a dos hilos.Las secuencias para ambas velocidades binarias se dividen en los tres segmentos indicados en elcuadro 3/V.27 bis.CUADRO 3/V.27 bisSegmento 1 Segmento 2 Segmento 3 Total de los segmentos 1, 2 y 3Tipo de seal de lneaInversionescontinuas de faseEsquema bifsico(0-180) para elUNOSaleat

26、orizadosDuracin total de la “secuenciade paso al estado CERRADO”(180) acondicionamiento delecualizadorcontinuos4800 bit/s 2400 bit/sNmero de intervalosde smbolo (IS)a)a) 14 SIb) 50 SIa) 58 SIb) 1074 SI8 SIa) 50 msb) 708 msa) 67 msb) 943 msa) IS = Intervalos de smbolo. La duracin de los segmentos 1,

27、2 y 3 se expresa en intervalos de smbolo, estos nmerosson los mismos en el funcionamiento a velocidad reducida.2.5.1.1 El segmento 1 est constituido por inversiones continuas de fase de 180 en lnea durante 14 intervalos desmbolo, en el caso de la secuencia a), y durante 50 intervalos de smbolo, en e

28、l de la secuencia b).2.5.1.2 El segmento 2 est constituido por una secuencia de acondicionamiento del ecualizador que es una secuenciaseudoaleatoria generada por el polinomio:1 + x-6+ x-72.5.1.2.1 Para el funcionamiento a 4800 bit/s, la secuencia de acondicionamiento del ecualizador se deriva utiliz

29、andocada tercer bit de la secuencia seudoaleatoria definida en el 2.5.1.2. Cuando en la secuencia derivada aparece unCERO, se transmite un cambio de fase de 0. Cuando aparece un UNO, se transmite un cambio de fase de 180. Elsegmento 2 comienza por la secuencia 0, 180, 180, 180, 180, 180, 0, . de acu

30、erdo con la secuencia derivada ycontina durante 58 intervalos de smbolo en el caso de la secuencia a) y 1074 intervalos de smbolo en el caso de lasecuencia b). En el apndice I se da un ejemplo detallado de la generacin de esta secuencia.Fascculo VIII.1 - Rec. V.27 bis 32.5.1.2.2 En circuitos arrenda

31、dos, dado que existen mdems que se ajustan al 2.5.1.2.1 a 4800 bit/s, pero quedifieren en sus secuencias de paso al estado CERRADO a 2400 bit/s, se han definido dos posibles secuencias deacondicionamiento del ecualizador que se indican a continuacin:i) En la primera alternativa, la secuencia para el

32、 acondicionamiento de ecualizadores idntica a la definida en el 2.5.1.2.1.ii) En la segunda alternativa, la secuencia de acondicionamiento del ecualizador se obtiene utilizando cadasegundo bit de la secuencia seudoaleatoria definida en el 2.5.1.2. En la secuencia derivada, cuando apareceun CERO se t

33、ransmite un cambio de fase de 0; cuando aparece un UNO, se transmite un cambio de fase de180. El segmento 2 comienza por la secuencia 0, 180, 0, 180 180, 0, 180 . de acuerdo con lasecuencia derivada y contina durante 58 intervalos de smbolo en el caso de la secuencia a)y 1074 intervalos de smbolo en

34、 el caso de la secuencia b).2.5.1.3 En el segmento 3, la transmisin comienza de conformidad con la codificacin descrita en los 2.3 y 2.4,aplicndose una seal de datos “todos UNOS” a la entrada del aleatorizador. El segmento 3 se compone de 8 intervalosde smbolo. Al final del segmento 3, el circuito 1

35、06 pasa al estado CERRADO y se aplican datos de usuario a la entradadel aleatorizador de datos.2.5.1.4 Las secuencias de los cambios de fase en los segmentos 2 y 3 para 4800 bit/s y 2400 bit/s se muestran en elcuadro 4/V.27 bis.CUADRO 4/V.27 bisa)VelocidadbinariaSegmento 2 Segmento 34800 bit/sCambio

36、de faseSSAb)0 180 180 180 180 180 0 . . . 180 180 0 0011 101 101 100 100 101 001 . . . 110 100 010 001270 225 315 90 45 45 180 180100 110 101 010 000 000 111 1112400 bit/salternativa i)Cambiode faseSSAb)0 180 180 180 180 180 0. . . . 180 180 0 0011 101 101 100 100 101 001 . . . 110 100 010 001270 90

37、 270 270 270 270 0 010 01 10 10 10 10 00 002400 bit/salternativa ii)Cambiode faseSSAb)0 180 0 180 180 0 180 . . 180 0 180 180 180 001110110110010. . 1000101011 000 90 90 180 270 0 180 27000 01 01 11 10 00 11 10Duracin 58 1074 intervalos de smbolo fi(Las SSA inicial y final y las secuencias desmbolos

38、 son las mismas para ambas duraciones) 8 intervalos de smbolo fia)Para una descripcin de la forma en que pueden generarse las posibles secuencias para los segmentos 2 y 3, vase la observacinal final del apndice I.b)SSA es la secuencia seudoaleatoria definida en el 2.5.1.2. Los bits subrayados determ

39、inan los cambios de fase.2.5.2 Secuencia de paso al estado ABIERTOLa seal de lnea emitida despus de la transicin del estado CERRADO al ABIERTO del circuito 105 se divideen los dos segmentos indicados en el cuadro 5/V.27 bis.4 Fascculo VIII.1 - Rec. V.27 bisCUADRO 5/V.27 bisSegmento A Segmento BTotal

40、 de los segmentosA y BTipo de seal de lneaSeales de datos restantesseguidas de UNOSaleatorizados continuosSin transmisin de energaDuracin total de la“secuencia de paso alestado ABIERTO”Duracin de 5 a 10 ms 20 ms de 25 a 30 msDe producirse una transicin del estado ABIERTO al CERRADO del circuito 105

41、durante la secuencia de pasoal estado ABIERTO, no se tendr en cuenta hasta el final de dicha secuencia.Adems, en el caso de funcionamiento semidplex a dos hilos, si el circuito 105 conmuta a CERRADO en elcurso de la recepcin del segmento A de la secuencia de paso al estado ABIERTO, la transmisin de

42、la secuencia depaso al estado CERRADO comenzar facultativamente, dentro de un periodo de tiempo inferior a 20 ms a partir delinstante en que termina la recepcin del segmento A.3 Tolerancia de frecuencia para la seal recibidaHabida cuenta de que la tolerancia para la frecuencia portadora del transmis

43、or es de 1 Hz y suponiendo unaderiva mxima de 6 Hz en la conexin entre los mdems, el receptor debe poder admitir errores de por lo menos 7Hz en las frecuencias recibidas.4 Canal de retornoLa velocidad de modulacin, las caractersticas de frecuencia, las tolerancias, etc., sern las indicadas en laReco

44、mendacin V. 23. Esto no excluye la utilizacin de un canal de retorno de mayor velocidad que pueda funcionara 75 baudios o ms, y que tenga las mismas frecuencias caractersticas que el canal de retorno de laRecomendacin V.23.5 Circuitos de enlace5.1 Lista de los circuitos de enlace esenciales (vase el

45、 cuadro 6/V.27 bis)5.2 Tiempos de respuesta de los circuitos 106, 109, 121 y 122 (cuadro 7/V.27 bis)5.2.1 Circuito 109El circuito 109 debe pasar al estado CERRADO una vez completada la sincronizacin y antes de que aparezcandatos de usuario en el circuito 104.5.2.2 Circuito 106Los tiempos de respuest

46、a del circuito 106 son los comprendidos entre el instante en que se produce un estadoCERRADO o ABIERTO en el circuito 105, y aquel en que aparece el correspondiente estado CERRADO o ABIERTOen el circuito 106.Fascculo VIII.1 - Rec. V.27 bis 5CUADRO 6/V.27 bisCircuito de enlaceCanal de ida (de datos)s

47、emidplex o dplex(vase la observacin)N. DenominacinSin canalde retornoCon canalde retorno102103104105106107108/1109111113114115118119120121122Tierra de sealizacin o retorno comn . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Transmisin de datos . . . . . . . . . . . . . . . . . . . . . . .

48、. . . . . . . . . . . . . . . . . . . .Recepcin de datos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Peticin de transmitir . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Preparado para transmitir . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Aparato de datos preparado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Conecte el aparato de datos a la lnea