DIN EN 62418-2010 Semiconductor devices - Metallization stress void test (IEC 62418 2010) German version EN 62418 2010《半导体器件 金属化应力空隙试验(IEC 62418-2010) 德文版本EN 62418-2010》.pdf

《DIN EN 62418-2010 Semiconductor devices - Metallization stress void test (IEC 62418 2010) German version EN 62418 2010《半导体器件 金属化应力空隙试验(IEC 62418-2010) 德文版本EN 62418-2010》.pdf》由会员分享，可在线阅读，更多相关《DIN EN 62418-2010 Semiconductor devices - Metallization stress void test (IEC 62418 2010) German version EN 62418 2010《半导体器件 金属化应力空隙试验(IEC 62418-2010) 德文版本EN 62418-2010》.pdf（19页珍藏版）》请在麦多课文档分享上搜索。

1、Dezember 2010DEUTSCHE NORM DKE Deutsche Kommission Elektrotechnik Elektronik Informationstechnik im DIN und VDEPreisgruppe 14DIN Deutsches Institut fr Normung e. V. Jede Art der Vervielfltigung, auch auszugsweise, nur mit Genehmigung des DIN Deutsches Institut fr Normung e. V., Berlin, gestattet.ICS

2、 25.220.40; 31.080.01!$js“1719580www.din.deDDIN EN 62418Halbleiterbauelemente Prfverfahren zur Metallisierungs-Stressmigration(IEC 62418:2010);Deutsche Fassung EN 62418:2010Semiconductor devices Metallization stress void test (IEC 62418:2010);German version EN 62418:2010Dispositifs semi-conducteurs

3、Essai sur les cavits dues aux contraintes de la mtallisation (CEI 62418:2010);Version allemande EN 62418:2010Alleinverkauf der Normen durch Beuth Verlag GmbH, 10772 Berlin www.beuth.deGesamtumfang 19 SeitenB55EB1B3E14C22109E918E8EA43EDB30F09DCEB7EE8CD9NormCD - Stand 2010-12 DIN EN 62418:2010-12 2 An

4、wendungsbeginn Anwendungsbeginn fr die von CENELEC am 2010-07-01 angenommene Europische Norm als DIN-Norm ist 2010-12-01. Nationales Vorwort Vorausgegangener Norm-Entwurf: E DIN IEC 62418:2008-07. Fr diese Norm ist das nationale Arbeitsgremium K 631 Halbleiterbauelemente“ der DKE Deutsche Kommission

5、 Elektrotechnik Elektronik Informationstechnik im DIN und VDE (www.dke.de) zustndig. Die enthaltene IEC-Publikation wurde vom TC 47 Semiconductor devices“ erarbeitet. Das IEC-Komitee hat entschieden, dass der Inhalt dieser Publikation bis zu dem Datum (maintenance result date) unverndert bleiben sol

6、l, das auf der IEC-Website unter http:/webstore.iec.ch“ zu dieser Publikation angegeben ist. Zu diesem Zeitpunkt wird entsprechend der Entscheidung des Komitees die Publikation besttigt, zurckgezogen, durch eine Folgeausgabe ersetzt oder gendert. B55EB1B3E14C22109E918E8EA43EDB30F09DCEB7EE8CD9NormCD

7、- Stand 2010-12 EUROPISCHE NORM EUROPEAN STANDARD NORME EUROPENNE EN 62418 Juli 2010 ICS 31.080 Deutsche Fassung Halbleiterbauelemente Prfverfahren zur Metallisierungs-Stressmigration (IEC 62418:2010) Semiconductor devices Metallization stress void test (IEC 62418:2010) Dispositifs semi-conducteurs

8、Essai sur les cavits dues aux contraintes de la mtallisation (CEI 62418:2010) Diese Europische Norm wurde von CENELEC am 2010-07-01 angenommen. Die CENELEC-Mitglieder sind gehalten, die CEN/CENELEC-Geschftsordnung zu erfllen, in der die Bedingungen festgelegt sind, unter denen dieser Europischen Nor

9、m ohne jede nderung der Status einer nationalen Norm zu geben ist. Auf dem letzten Stand befindliche Listen dieser nationalen Normen mit ihren bibliographischen Angaben sind beim Zentralsekretariat oder bei jedem CENELEC-Mitglied auf Anfrage erhltlich. Diese Europische Norm besteht in drei offiziell

10、en Fassungen (Deutsch, Englisch, Franzsisch). Eine Fassung in einer anderen Sprache, die von einem CENELEC-Mitglied in eigener Verantwortung durch bersetzung in seine Landessprache gemacht und dem Zentralsekretariat mitgeteilt worden ist, hat den gleichen Status wie die offiziellen Fassungen. CENELE

11、C-Mitglieder sind die nationalen elektrotechnischen Komitees von Belgien, Bulgarien, Dnemark, Deutschland, Estland, Finnland, Frankreich, Griechenland, Irland, Island, Italien, Kroatien, Lettland, Litauen, Luxemburg, Malta, den Niederlanden, Norwegen, sterreich, Polen, Portugal, Rumnien, Schweden, d

12、er Schweiz, der Slowakei, Slowenien, Spanien, der Tschechischen Republik, Ungarn, dem Vereinigten Knigreich und Zypern. CENELEC Europisches Komitee fr Elektrotechnische Normung European Committee for Electrotechnical Standardization Comit Europen de Normalisation Electrotechnique Zentralsekretariat:

13、 Avenue Marnix 17, B-1000 Brssel 2010 CENELEC Alle Rechte der Verwertung, gleich in welcher Form und in welchem Verfahren, sind weltweit den Mitgliedern von CENELEC vorbehalten. Ref. Nr. EN 62418:2010 DB55EB1B3E14C22109E918E8EA43EDB30F09DCEB7EE8CD9NormCD - Stand 2010-12 DIN EN 62418:2010-12 EN 62418

14、:2010 Vorwort Der Text des Schriftstcks 47/2043/FDIS, zuknftige 1. Ausgabe von IEC 62418, ausgearbeitet von dem IEC TC 47 Semiconductor devices“, wurde der IEC-CENELEC Parallelen Abstimmung unterworfen und von CENELEC am 2010-07-01 als EN 62418 angenommen. Es wird auf die Mglichkeit hingewiesen, das

15、s einige Elemente dieses Dokuments Patentrechte berhren knnen. CEN und CENELEC sind nicht dafr verantwortlich, einige oder alle diesbezglichen Patentrechte zu identifizieren. Nachstehende Daten wurden festgelegt: sptestes Datum, zu dem die EN auf nationaler Ebene durch Verffentlichung einer identisc

16、hen nationalen Norm oder durch Anerkennung bernommen werden muss (dop): 2011-04-01 sptestes Datum, zu dem nationale Normen, die der EN entgegenstehen, zurckgezogen werden mssen (dow): 2013-07-01 Anerkennungsnotiz Der Text der Internationalen Norm IEC 62418:2010 wurde von CENELEC ohne irgendeine Abnd

17、erung als Europische Norm angenommen. 2 B55EB1B3E14C22109E918E8EA43EDB30F09DCEB7EE8CD9NormCD - Stand 2010-12 DIN EN 62418:2010-12 EN 62418:2010 Inhalt SeiteVorwort .2 1 Anwendungsbereich.4 2 Prfeinrichtung .4 3 Teststruktur 4 3.1 Teststruktur-Design4 3.2 Leiterstrukturen 4 3.3 Via-Kettenstrukturen.4

18、 4 Beanspruchungstemperatur.5 5 Prfdurchfhrung5 5.1 Bewertungsverfahren zur Stressmigration.5 5.2 Widerstandsprfverfahren5 5.3 Sichtprfverfahren6 6 Ausfallkriterien7 6.1 Widerstandsverfahren 7 6.2 Sichtprfverfahren7 7 Interpretation der Prfdaten und Schtzung der Lebensdauer (Widerstandsnderungs-Verf

19、ahren) 7 8 Angaben, die festzulegen und aufzuzeichnen sind9 8.1 Widerstandsnderungsverfahren .9 8.2 Sichtprfverfahren9 Anhang A (informativ) Mechanismus der Stressmigration 11 Anhang B (informativ) Technologieabhngige Faktoren bei Aluminiummetallisierungen.13 Anhang C (informativ) Technologieabhngig

20、e Faktoren bei Kupfermetallisierungen.14 Anhang D (informativ) Vorsichtsmanahmen .15 D.1 Streuung der Widerstandsnderung 15 D.2 Lslichkeit von Cu in AlCu .15 D.3 Effektive Temperatur beim Abscheiden der Passivierung .15 D.4 Volumenberechnung des Void-Defektes15 Literaturhinweise 17 Bilder Bild A.1 S

21、chematische Darstellung des Mechanismus beim Herausbilden eines spannungsverursachten Volumendefektes (Void-Defekt) in Al .11 Tabellen Tabelle 1 Klassifikation der Void-Defekte7 3 B55EB1B3E14C22109E918E8EA43EDB30F09DCEB7EE8CD9NormCD - Stand 2010-12 DIN EN 62418:2010-12 EN 62418:2010 1 Anwendungsbere

22、ich In diesem Dokument ist ein Prfverfahren zur Metallisierungs-Stressmigration und den damit verbundenen Kriterien festgelegt. Es ist fr Metallisierungen aus Aluminium (Al) und Kupfer (Cu) anwendbar. Dieses Dokument ist sowohl fr Zuverlssigkeitsuntersuchungen als auch Qualifikationsprfungen bei Hal

23、b-leiterfertigungsverfahren anwendbar. 2 Prfeinrichtung Es ist ein kalibrierter temperaturregelbarer Probentisch (Thermo-Chuck) oder eine entsprechende Wrme-kammer erforderlich, um die Wafer bei einer festgelegten Temperatur ( 5 C) ber eine festgelegte Dauer zu beanspruchen. Fr Messungen des elektri

24、schen Widerstands ist eine geeignete Messeinrichtung notwendig. Fr Untersuchungen auf Volumendefekte (Void-Defekte) in den metallischen Leitern sind zum Entfernen der kratzunempfindlichen Passivierungsschicht (Deprocessing) Prparationseinrichtungen notwendig. Diese Untersuchungen werden mithilfe ein

25、es Raster-Elektronen-Mikroskops (REM) durchgefhrt. 3 Teststruktur 3.1 Teststruktur-Design Es mssen Teststrukturen fr alle zu prfenden Metallisierungslagen verwendet werden, wobei mehrere unterschiedliche Arten von Teststrukturen verwendet werden drfen. Die im Folgenden angefhrten beiden Bauarten von

26、 Teststrukturen sind fr dieses Standardprfverfahren anwendbar. ANMERKUNG Fr Metallisierungen ohne wrmebestndige parallele Metallisierungslagen (refraktre Shunt-Layers) knnen Reduzierungen der Fotoresist-Linienbreiten beim bergang ber reflektierende nicht vertikale Stufen (Reflective-Notching) bei Te

27、ststrukturen mit tiefer liegenden (vergrabenen) Topografien auftreten, wobei diese folglich zu einem relativ schlechteren Stressmigrations-Verhalten tendieren. 3.2 Leiterstrukturen Parallele Leiter, die mit der kleinsten nach den Entwurfsregeln zulssigen Leiterbreite hergestellt werden, bilden eine

28、entsprechende Teststruktur. Falls nicht anders festgelegt, werden eine Mindestlnge von 500 m und eine Hchstlnge von 1 cm bis 1 000 cm empfohlen. Es werden lange und isolierte Einzelleiter empfohlen, da Stressmigration oft empfindlich gegen eine Auftrennung von Leitern untereinander ist. ANMERKUNG 1

29、Schmale Leiter sind stressmigrationsempfindlich, weil im Allgemeinen die Beanspruchung im Metall in schmalen Leitern hher als in breiten Leitern ist. ANMERKUNG 2 Die Leiter sollten ausreichend lang sein, um das Vorhandensein von Stellen zur Initiierung von Void-Defekten (Void-Nukleation) sicherzuste

30、llen. 3.3 Via-Kettenstrukturen 3.3.1 Bauarten von Via-Strukturen Eine Via-Kettenstruktur ist als Teststruktur anwendbar. Fr Technologieuntersuchungen darf auch eine Kelvinstruktur fr 4-Punkt-Messungen verwendet werden. 3.3.2 Strukturen fr Aluminium-Prozesse Es werden Via-Ketten (Via-Chains) bentigt,

31、 welche aus Via-Strukturen bestehen, die durch einen Leiter mit kleinster zulssiger Breite verbunden sind. Es wird eine Anzahl von Vias zwischen 1 000 und 100 000 empfohlen. Es wird empfohlen, lange isolierte Leiter mit kleinster zulssiger Breite zu verwenden. 4 B55EB1B3E14C22109E918E8EA43EDB30F09DC

32、EB7EE8CD9NormCD - Stand 2010-12 DIN EN 62418:2010-12 EN 62418:2010 3.3.3 Strukturen fr Kupfer-Prozesse Fr Kupfer-Metallisierungen sind folgende Teststrukturen anwendbar: a) Via-Ketten mit oben- und untenliegenden Metallisierungsabschnitten bei kleinster zulssiger Leiterbreite; b) Via-Ketten mit entw

33、eder oben- oder untenliegendem Metallisierungsabschnitt bei kleinster zulssiger Leiterbreite und dem dazugehrigen anders liegendem Metallisierungsabschnitt bei hchster zulssiger Breite fr ein Einzel-Via; c) Via-Ketten mit oben- und untenliegenden Metallsierungsabschnitten bei hchster zulssiger Breit

34、e fr ein Einzel-Via; d) Kelvin-Viastrukturen mit unterschiedlichen Breiten fr die oben- und untenliegenden Metallsisierungsab-schnitte. Es werden Via-Ketten mit 1 000 Vias bis 100 000 Vias empfohlen. 4 Beanspruchungstemperatur Um die Wirkung der Stressmigration auf die Chipzuverlssigkeit unter Betri

35、ebsbedingungen zu beurteilen, ist eine beschleunigende Prfbeanspruchung zur Erzeugung von Void-Defekten notwendig. Der Beschleuni-gungsfaktor kann sehr stark von den in den Anhngen B und C angefhrten Faktoren abhngig sein. Es wird deshalb eine empirische Bestimmung des Temperaturbereiches fr die bes

36、chleunigende Beanspruchung empfohlen, bei der die Stressmigration maximiert wird. Empfohlene Temperaturbereiche sind in 5.2 und 5.3 angegeben. 5 Prfdurchfhrung 5.1 Bewertungsverfahren zur Stressmigration Fr die Prfung zur Stressmigration gibt es zwei Verfahren: ein Widerstandsmessverfahren und ein S

37、ichtprf-verfahren. Das Widerstandsmessverfahren ist das Standardprfverfahren. Das Sichtprfverfahren ist als Verifikation in den Fllen anwendbar, in denen keine Stressmigration erwartet wird. Es kann nicht zur Schtzung der Lebensdauer verwendet werden. Dieses Verfahren ist bei Cu-Metallisierungen nic

38、ht anwendbar. Das Sichtprfverfahren sollte nicht verwendet werden, wenn die Sichtbarkeit der Void-Defekte nicht ausreichend ist (siehe Anmerkung 2). ANMERKUNG 1 Die Prfbeanspruchung, mit der eine Empfindlichkeit gegen Stressmigration am wahrscheinlichsten festgestellt und die auch am hufigsten angew

39、andt wird, ist eine Beanspruchung bei konstanter Temperatur (isothermi-sche Alterung), d. h. eine Annealing- oder Temperbeanspruchung bei Temperaturen zwischen der Temperatur fr das Abscheiden der Passivierungsschicht und der Temperatur fr die vorgesehene Betriebsanwendung des Produkts. ANMERKUNG 2

40、Das ist beispielsweise der Fall bei einer Mehrlagenmetallisierung, wenn die unteren Schichten nicht eindeutig zu sehen sind, oder bei Void-Defekten, welche durch andere Prozesseigenschaften maskiert werden. 5.2 Widerstandsprfverfahren Bei diesem Verfahren wird angenommen, dass das Wachstum von Void-

41、Defekten und damit auch die Wider-standsnderung so modelliert werden kann, dass ein Beschleunigungsfaktor fr das Wachstum der Void-Defekte erhalten werden kann 1, 21). Die Temperaturbeanspruchung muss innerhalb des Bereiches von 150 C bis 275 C gewhlt werden, falls nicht anderweitig festgelegt. Es i

42、st notwendig, die zu prfenden Einheiten jeweils in Gruppen von Beanspruchungstemperaturen einzuteilen und jede Prfgruppe bei der festgelegten Temperatur zu beanspruchen. Das Widerstandsprfverfahren ist wie folgt durchzufhren: 1)Ziffern in eckigen Klammern referenzieren auf die Literaturhinweise. 5 B

43、55EB1B3E14C22109E918E8EA43EDB30F09DCEB7EE8CD9NormCD - Stand 2010-12 DIN EN 62418:2010-12 EN 62418:2010 a) Vom metallischen Leiter bzw. der Via-Kette ist der elektrische Widerstand zu messen. Die Widerstands-messungen mssen bei Strmen durchgefhrt werden, bei denen die Joulsche Erwrmung minimal ist. b

44、) Temperaturbeanspruchung der Prflinge. Es werden drei Temperaturen zur Bestimmung der Parameter des Extrapolationsmodells empfohlen, falls nichts anderes festgelegt wurde. Es ist ausreichend, bei einer einzigen Temperatur zu prfen, wenn die Modellparameter bekannt sind. Wenn der Temperaturbereich n

45、icht korrekt gewhlt wurde, knnen drei Temperaturwerte manchmal nicht ausreichen; es knnte dann in der Kennlinie von Aktivierungsenergie ber der Temperatur einen Knickpunkt geben. Falls kein Ausfall oder nur wenige Ausflle beobachtet werden, ist die Bestimmung der Aktivierungsenergie nicht mglich, und dann darf ein Wert aus der Literatur verwendet werden. c) Messen des elektrischen Widerstands. Die Prflinge drfen fr die Widerstandsmessung auf Raumtem-peratur abgekhlt