CNS 12865-11-2005 Noise margin measurements for digital microelectronic devices《数字微电子量测法(噪声边限量测)》.pdf

《CNS 12865-11-2005 Noise margin measurements for digital microelectronic devices《数字微电子量测法(噪声边限量测)》.pdf》由会员分享，可在线阅读，更多相关《CNS 12865-11-2005 Noise margin measurements for digital microelectronic devices《数字微电子量测法(噪声边限量测)》.pdf（6页珍藏版）》请在麦多课文档分享上搜索。

1、 1 印行年月 94 年 10 月 本標準非經本局同意不得翻印 中華民國國家標準 CNS 總號 類號 ICS 31.200.19.080 C6339-1112865-11經濟部標準檢驗局印行 公布日期 修訂公布日期 94 年 7 月 26 日 年月日 (共 6 頁 )數位微電子量測法 （雜訊邊限量測） Noise margin measurements for digital microelectronic devices 1. 適用範圍：本標準適用於數位電子裝置直流（穩態）及交流（暫態）雜訊邊限之量測法。供訂定裝置對特殊（定）雜訊邊限之需求量，提供裝置交（互）換性之保證及消除製造商及使用者對

2、雜訊邊限測試程序及結果之誤解。測試參數（如脈寬、脈幅等）之特定組合標準沒有排除測試裝置與這些參數其他變異之特性。然而此變異將由另外之測試條件所提供，且不應作為前述雜訊邊限需求量之替代物。 2. 用語釋義 2.1 雜訊邊限： 為來自各種不同之外加雜訊信號之電壓 振幅，在使輸出邏輯電壓位準轉換之前，允許其在“輸入端”前達到最大極限之輸入位準。此處之“輸入”係指邏輯輸入端或參考地端。 2.2 直流雜訊邊限： 為來自各種不同之外加直流雜訊電壓振幅，在使輸出超過特定之邏輯電壓位準之前，允許其在“輸入端”前達到最大極限之直流輸入位準。 2.3 交流雜訊邊限： 為來自各種不同之外加暫態或脈衝雜訊電壓振幅，在

3、輸出電壓超過特定之邏輯電壓位準之前，允許其在“輸入端”前達到最大之交流輸入位準。 2.4 最大及最小： 參照代數系統之最大值 (max)及最小值 (min)，“最大” 表範圍之最大正數值，“最小”表範圍之最小正數值。 3. 符號 3.1 邏輯位準： VIL(max)：邏輯系統內最大允許輸入低位準。 VIL (min)：邏輯系統內最小允許輸入低位準。 VIH (max)：邏輯系統內最大允許輸入高位準。 VIH (min)：邏輯系統內最小允許輸入高位準。 VOL(max)：對特定數位微電子裝置之最大允許輸出低位準。 VOL (max)也是最差狀況之無雜訊輸入低位準，故 VOL(max) VIL(m

4、ax)。 VOH (min)：對特定數位微電子裝置之最小允許輸出高位準， VOH(min)也是最差狀況之無雜訊輸入高位準，故 VOH(min) VIH(min)。 3.2 雜訊邊限位準： 2 CNS 12865-11, C 6339-11 VNL：低位準雜訊邊限或輸入電壓振幅。在輸出位準超過特定 邏輯位準之前，允許以代數方法加到 VOL(max)之信號位準。 VNH：高位準雜訊邊限或輸入電壓振幅。在輸 出位準超過特定邏輯位準之前，允許以代數方法加到 VOH(min)之信號位準。 VNG+：正值電壓。在輸出超過特定邏輯位準之前，允許以代數方法加到接地端之信號位準，特定之邏輯位準由最差狀況之邏輯輸

5、入位準決定。 VNG-：負值電壓。在輸出超過特定邏輯位準之前，允許以代數方法加到接地端之信號位準。特定之邏輯位準由最差狀況之邏輯輸入位準決定。 V NP+： 正值電壓，在輸出超過特定邏輯位準之前，可以代數方法加到無雜訊最差情況最大正值電源電壓，特定邏輯位準由最差邏輯輸入位準決定。 VNP-： 在輸出超過由最差情況邏輯輸入位準所定之特定邏輯位準之前，能以代數方法加到無雜訊最差狀況電源最大負值之負電壓。 3.3 雜訊脈衝寬度（參考圖 1）： tPL：在 VIL(max)位準下量測之低位準雜訊脈衝寬度。 tPH：在 VIH(min)位準下量測之高位準雜訊脈衝寬度。 4. 設備 用於雜訊邊限量測之設備

6、包括合適之信號源產生器（詳見第 4.1 節）、負載（詳見第 4.2 節）及決定邏輯狀態之電壓量測裝置。 4.1 信號源產生器：用於此測試之信號源產生器必須能提供需求之直流及交流雜訊輸入。在脈衝輸入情況下，注入雜訊脈衝之轉換時間，在 50 %脈衝振幅位準上量測，必須維持在小於 20 %之脈衝寬度。 轉換時間應介於 10 %與 90 %之振幅位準。脈衝之重覆率必須足夠低，期使測試下之元件在加入雜訊脈衝之前能處於穩定狀態，為此目的，雙倍重覆率或作用週期應不影響量測結果。 4.2 負載：此測試之負載應模擬正常負載之電路參數， 而正常負載為可在最差情況條件下使用。特定裝置負載之正常狀況下，當測試中 之裝

7、置改變邏輯狀態時負載應自動改變其電氣參數。此負載應與高阻抗電壓檢測裝置並聯。 5. 程序：裝置必須與信號源產生器及第 4 節所述之負載連接。依第 5.2 節至第 5.3.3節所述之直流及交流雜訊邊限量測步驟量測 VNL， VNH， VNG， VNP， tPL及 tPH。 5.1 一般考量 5.1.1 注入雜訊之不傳播性：如第 2.1 節所定義，雜訊邊限是外接訊號之振幅，此外接訊號是在輸出超出（或 低於）特定邏輯位準之前被加到無雜訊最差情況“輸入端”位準上之信號 。藉著輸出端最大低位準或最小高位準之偵測，此處定義之雜訊邊限允許 在邏輯輸入端，電源線或參考地線間進行無直流及交流雜訊之量測。因為 在

8、注入雜訊條件下輸出位準永不超過允許之邏輯位準，所以雜訊被視為不會在測試時於元件間傳播。 5.1.2 同時注入雜訊之重疊性：因為 邏輯位準在一段時間後被回存，且雜訊邊限量測是在所有最差情況邏輯位 準“不作用”下完成，故在至少分開一段時 3 CNS 12865-11, C 6339-11 期之同步干擾存在時，正確之系統邏輯位準是被保證的。 5.1.3 交流雜訊邊限之特性：雖然此 標準測試程序之目的是以藉著單點交流雜訊邊限量測，以確保元件可互換 性，但是測試程序最適合於量測雜訊脈衝函數交流雜訊邊限。當脈寬非常寬時，交流雜訊邊限趨近於直流雜訊邊限。 5.2 直流雜訊邊限測試程序 5.2.1 最差情況組

9、態：在採購文件上 對特定邏輯輸入端之直流邊限量測，應對應於最差情況測試組態。例如：對於正邏輯反向 NAND 閘之低位準雜訊邊限之量測應在與 VOH(min)直流量測相同最差情況測試條件下完成 。假設對VOH(min)最差情況直流測試條件是高電壓源，所有連接到 VOH(min)未使用之邏輯輸入端及輸出電流等於 0，此條件用於相對之直流雜訊邊限量測。 5.2.2 低位準雜訊邊限 VNL：當完成反向邏輯 VOH及正向邏輯 VOL測試時，低位準雜訊邊限 VNL由下式計算而得： VNL VIL(max) VOL(max) 5.2.3 高位準雜訊邊限 VNH：當完成反向邏輯 VOL及正向邏輯 VOH測試時

10、，高位準雜訊邊限 VNH由下式計算而得： VNH VOH(min) VIH(min) 5.2.4 負向接地雜訊邊限 VNG-：對所有連接到合適之最差條件之電源供應器及輸出端而言，將 VOL(max)接到輸入端且向接地端降低加入之電壓，直到反向邏輯輸出位準等於 VIH(min)，且正向邏輯輸出位準等於 VIL(max)時，直流接地雜訊邊限為裝置接地端量 到之電壓值。在注入接地線電壓端之直流電源阻抗可忽略。 5.2.5 正向接地雜訊邊限 VNG+：對所有連接到合適之最差條件之電源供應器及輸出端而言，將 VOH(min)接到輸入端且向接地端降低加入之電壓，直到反向邏輯輸出位準等於 VIL(max)，

11、且正向邏輯輸出位準等於 VIH(min)時，直流接地雜訊邊限為裝置接地端量 到之電壓值。在注入接地線電壓端之直流電源阻抗可忽略。 5.2.6 電源供應器雜訊邊限 VNP+或 VNP-：對接到合適之最差條件之所有輸入電源及輸出端而言，增加（或降低 ）電源電壓直到輸出位準等於特定之邏輯位準極限。電源雜訊邊限是量測 到之電源電壓與合適之無雜訊最差情況電源電壓位準之差。 假使要求超過一個以上之電源，每一電源雜訊邊限應分開量測。 5.3 交流雜訊邊限測試程序 5.3.1 交流雜迅邊限測試點：對雜訊 脈衝寬度或轉移時間之任何組合，假設交流雜訊邊限小於直流雜訊邊限， 則產生最小雜訊邊限之雜訊脈衝振幅、脈衝寬

12、度及轉移時間應做為測試條 件。假設交流雜訊邊限超過直流雜訊邊限，則只要執行直流雜訊邊限測試即可。 5.3.2 低位準雜訊邊限，脈衝寬度 tPL：對於連接到合適之最差情況條件下之所有未使用之邏輯輸入端、電源及 輸出端，朝向正端之雜訊脈衝加到測試之輸 4 CNS 12865-11, C 6339-11 入端。脈衝振幅應等於 VOH(min) 減掉 VOL(max) ；脈衝振幅應等於VOH(max)，且轉移時間極小於測試裝置 之最小轉移時間。此項測試之執行程序，首先在振幅位準下調整輸入脈衝寬度到上升時間之 1.25 倍，然後增加脈衝寬度直至反向邏輯輸出電壓等於 VIH(max)，及正向邏輯輸出電壓等

13、於 VIL(min)，則雜訊邊限脈衝寬度在輸入脈衝 VIL(max)位準下量測到。 5.3.3 高位準雜訊邊限，脈衝寬度 tPH：對於連接到合適之最差情況條件下之所有未使用之邏輯輸入端，電源及 輸出端點，朝向負端之雜訊脈衝應被加到測試之輸入端。脈衝振幅應等於 VOH(min)減掉 VOL(max)；脈衝應被重疊到等於 VOH(min)直流位準，且轉移時間應極小於測試裝置之最小轉移時間。測試之執行程序為：首先在 0.1 振幅位準時調整輸入脈衝寬度到上升時間之1.25 倍。脈衝寬度增加至負向邏輯輸出電壓等於 VIL(min)及正向邏輯輸出電壓為 VIH(max)，那麼在輸入脈衝 VIH(min)位

14、準時量測雜訊邊限脈衝寬度。 6. 個別規格 若文件上要求雜訊邊限，則下列資料應於文件上規定。 (a) VIL(max) (b) VIL(min) (c) VIH(max) (d) VIH(min) (e) VOL(max) (f) VOH(min) (g) VNL(h) VNH(i) VNG(j) VNP(k) tPL(l) tPH(m) 測試溫度：除非有其他特殊說明，直流雜訊邊限將在額定操作極溫下量測。 (n) 必須要執行之特殊之雜訊邊限量測及條件。 (o) 電源電壓值。 (p) 輸入電壓條件。 (q) 輪出負載。 (r) 雜訊信號參數。 5 CNS 12865-11, C 6339-11

15、圖 1 雜訊脈衝寬度定義 低位準雜訊邊限： 圖 2 反向邏輯閘轉換特性定義測試點 高位準雜訊邊限： V OH(min) V IL(max) V OL(max) 0.9pAtPH0.1pAtPLpA pA V OH(min) V IH(max) V OL(max) V OH(min) 輸出輸入VNLVNHV OL(max)V IL(max) V OL(max) V IH(min) V OH(min) V OH(min)V NH=V OH(min)V IH(min) V NL=V IL(max)V OL(max) 以邏輯閘格式表示之測試點 極限轉換特性 6 CNS 12865-11, C 6339-11 圖 3 正向邏輯閘轉換特性定義測試點 輸出 輸入VNLVNHV OL(max)V IL(max) V OL(max) V IH(min) V OH(min)V OH(min) V NH=V OH(min)V IH(min)V NL=V IL(max)V OL(max)極限轉換特性 以邏輯閘格式表示之測試點