SJ Z 11355-2006 集成电路IP／SoC功能验证规范.pdf

《SJ Z 11355-2006 集成电路IP／SoC功能验证规范.pdf》由会员分享，可在线阅读，更多相关《SJ Z 11355-2006 集成电路IP／SoC功能验证规范.pdf（55页珍藏版）》请在麦多课文档分享上搜索。

1、SJ/Z 11355 2006 目U一一仁1. . . . . . . . . . . . . . . . . . . 111 司与4口IV 1. 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.2 去飞t_)I.、，. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 乒马i

2、目E2.1 .3 2.2 . . . . . . . . . . . . . . . . . . 3 2.3 三与口.3 2.4 驱. .4 2.5 . .4 2.6 一主. .4 仁12.7 丘1-.目E兰皿.5 2.8 兰皿. . . . . . . . . . . 2.9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 2.10 . . . . . . . . . . . . . . . . . . . . . . . . . 10 2.11 1 1 2.12 12 2.13 uo lli 12 2.14 . . . .

3、 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 2.15 . . . . . . . . . . .

4、 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 2.16 13 2.17 能验证i正日 14 3 SoC验证与i目E、z证交 14 3.1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5、. . . . . . . . . 14 3.2 IP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 3.3 IP 15 4 v, 目E. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6、. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 4.1 驱. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

7、. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 4.2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 4.3 一J呈仁1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8、 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 4.4 司机目E兰皿. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

9、. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 4.5 兰皿.21 4.6 .24 4.7 , 2 4.8 .29 4.9 .29 4.10 U日U日U日2006 SJ/Z 11355 晶同单4也, 工、111 工, AEBE -4E 。(Intellectual Property Core，仁1 . 2 SJ/Z 11355 2006 、

10、?啊，主丝，、口札丛I币，/、。止匕, b 匕、A市A口、t吃见瓜，IP和SoC功能担CM (Conditionally mandatory) 口日召可以:H HnH 1. 2. 4寻SJ/Z 11359 2006 。、l工力能验证。至|, iE1 rm 1-1 j /1 r=I八1.1.J同l甘口1 . 2. 1 交付项重要性级另lCR (Conditionally Recommended) 1. 2. 2 日至|SJ/Z 11355 2006 2 2. 1 品的功能进行IP功能验证的方儿，、1章节。口指i甘，口1=1=/ 范至|生已示日nt l v下如n，日匕, 1口山.U:.JJ义/1、

11、1日。门口u工力能V. 目巨十。忡队IP1一主口、, 。、一、2.3 测试平台t述平台i头乒一b: 元。平fXJ 一才语且，、r合工IP的必需组于事务的IPIP , 、也匕日高层次激励测试平台读取激励信息测试平台-，模块控模块IP/SoC 动模块为2.3.2 交q、2.3.3 VHDL, C , C+, Vera不日eo因-n:3 2006 SJ/Z 11355 点。主思。、rIP，VHDL 。OVL , , , L与口, IP的RTL。L二口, 日。, 日SystemVerilog 0 Verilog, VHDL, C, C+, Vera, e, OVL, PSL ,. Z 2. 6. 2

12、交q、2. 6. 3 , 色验证主口2. 7 2. 7. 1 兽。IP的功能 , 记录IPOI时!当问、 , J六向h丛生A1rL t1、E叮、IP 日ut己、IPEf、口兰皿, 2.7.2 歹|, -.L.口罗11: 生已l、2.7.3 UJl ; UJl ; 、I_当七hi!比材、证2.7.4 , 2.7.5 , 2. 7. 6 , , v 5 。兰皿U 曰2.8.10 代码覆盖主皿。生口丘口RTL (VHDL或者Verilog)川、盖率报告记、2. 9. 1 经。芷阻、ffJ)比, 2.9.2采2. 9. 2. 1 2.9.2.2 2. 9. 3 日, I大:r口吐IP，目应的工。口2.

13、 9. 3. 1 2.9.3.2 、SJ/Z 11355 2006 记、, 、。、l工。日日2.9.4晶曰日日乒.、目E。、I工具和。 一, ) . 一一己。7 证日2.9.7.2 、I工日日, ，士，歹巳I.JJI.J0 口。证队，EJ 口的，证证理u 2. 9. 9 。工, , 匕岛日AL._、, 工、2.9.8.2 和使用的工具相八。日日约束驱11 _( IP 口J山一日, L工八(如, , , M证, , SJ/Z 11355 2006 。夕I- , 日届件柿验万法来对HDL设、. 沮田: fl 于 , 。证。予歹U0 9 2006 SJ/Z 11355 、t己经完歹!。, 日J:I)

14、叮日、。Microsoft矶lord;2.10.1.1 PDF。2.10.1.2 2. 10. 2 日, 。 , 3注二、忌、IP , 。, Microsoft W ord; 2.10.2.2 PDFo 2. 10. 2. 1 2. 11 2. 11. 1 日必需的，贝I其为进行验证提供了可能:混合模式的模拟情况); 日速模拟进程:工力能测试情f说明每个泪11、能对设专IP，这些信息可仁IP 日习亏，日。口况:, 止匕口一一口11 . (在口HDL。SJ/Z 11355 2006 门uu门川H门川忖卡理IPIP 2. 14 2.14. 1 。, UIP 口I. , d 。2.14.2 F 良笛

15、u, 2.14.3 2. 15 2. 15. 1 本本。, ) : IP , 。、至l, 。工1交什、: Tcl, Perl, make不日UNIXshello 2. 15. 1. 2 2. 15. 1. 3 本、。本归虫赳切。首且fh 而, 2. 16 2. 16. 1 U U台前、。IP , 13 SJ/Z 11355 2006 一一日口口，b, 理口，理解IP，。3. 3 口|能、IRTL理想情况些IP七 口b, IP的功能。日SoC王何二人山。, IP 口IP独立。, 。口， rt. . 主笋2:11十心M职叫王U心、。lt占、uh斗，匕.口 出用, , , 立验证另L峰，气、目E11

16、 。, 。、.些接口(比如, 芷皿主芯叫IP时，就需, 。只、t那些信号。IP所处的位置。t , IP , 芷皿4. 1驱-4. 1. 1 贝l必。FV Rule 4.1.1: 理由:因为IPFV Rule 4.1.2: 马区-三V，目iz、J.a正-.-h、不。部信号。驱-, , 口|合、白色苍口呆IP的吉、i叫入，京口IP 。, 15 4. 2. 1 贝lFV Ru I e 4. 2. 1 : FV Rule 4.2.2: 口J4.2.2 编码指FV Rule 4.2.3: 监控口监控槽主FV Rule 4.2.4:监控FV Rule 4.2.7:监控FV Rule 4.2.8:监控槽主理

17、由:I门、FV Rule 4.2.10: 日止匕一一能采飞两, 口。 , 口, .1L t:lJ 0 、比如驱二SJ/Z 11355 2006 自，已户口。1111日，肯况，、I叮斗1、A、。日。台组。)成为可能。、乒74、rt.户反U，这些信、IlP信号。A仁、。、t工11-0部信号，。17 SJ/Z 11355 2006 register 0 register 1 register 2 register 3 4.4.2 FV Rule 4.4.2: 。理 主在1111 2 则FV4. 4. 1的示侈|add sub 25 56 13 16 。72 45 。盖率的泪l, IP 。Level

18、1, packet type: A TM, Sonet , Leve12, payload length: 0, 1, 2-15, 16-31 , 32-127, 128-1021 , 1022, 1023, 1024 Full coverage space: packet type, payload length 4.4.3 内部垂q掘工FV Rule 4.4.3: 。部Packet Type 2 主皇1111 ATM Sonet 则FV4. 4. 2的示锣lIP Payload Lengty o 2-15 16-31 32-127 128-1021 1022 1023 1024 。乙l当1

19、6-31 32-127 128-1021 1022 1023 1024 IP独立验证肌mul 21 93 33 41 丸记录下19 SJ/Z 11355 2006 4.4.6 部日、兰三1 I 音ftFV Rule 4.4.6: 主鱼 许IPIP 。E里回:, 盖率记4.4.7 FV R u I e 4. 4. 7: / 主团IP IP 。出田丰丁+BJ, 芷皿Dimension 1: SCSI bus phase: COMM SELECTION, SELECTION Dimension 2: Attention asserted: TRUE, FALSE 4 规则FV4.4.7的示锣lD,

20、DATA, S二fATUS，MESSAGE IN, Attention Asserted Attention Not Asserted CO 25 56 DATA 13 16 STATUS 60 72 MESSAGEIN 22 48 SELECTION 78 775 RESELECTION 34 2 4. 5 代码覆盖4. 5. 1 到IP, 、。E里回:一一、码。外，不同4.5.2 言号触发覆盖理I)Y.证盖率百分比。叫比例，如(0一1和10) 到100%阳、l啃况, 21 SJ/Z 11355 2006 Count Line# HDLCode -16 0 109 111 if (ack 1

21、) else Count Line# HDLCode - -0 232 252 16 115 116 118 123 128 134 case (state) 2b11; 2bOO 2b0 1 2b10 endcase -4/6 covered 66.7% 4.5.5 FV E里芷皿Rule 4.5.6: rn二怜前t2白写到100%主鱼 。比，日主皿, , Line# HDLCode -57 assign sig1 ipl & ip2; Count (ip 1, ip2) -J句JAU叮叮)nu1Inu- AUnu-11 -3/4 covered 759毛4.5.6 FV Rule 4.5.

22、7: nl忏仁;与、主E1111 -1主皿比。, 日么23 SJ/Z 11355 2006 比下罗i、i工具和版本的证如: , , 11固:141 日D且YE且止匕一一。、IEDA工具和其。4. 6. 5形i、主E FV Rule 4.6.6: 下否| , , 产E里回:重!多芷皿、IEDA工具和只。FV Rule 4.6.7 、I工具和证明罗l , , d附(关系)孔忱。理4. 6. 7 FV Rule 4.6.8: 、t工具和，旦、f日i正日HK、。型日、il、I证fljj; E FV Rule 4.6.9: 京日了模型i同。，也过IP的环境是台漏足断1要求，用尸可以卖|、，1.2p1.

23、I , L. r川T1M甘忖止匕l正、至1 、IP 、, lFA J吃J、f-I/口1/1、I.JI.I、l_l.-T , .LI 1、，_1L . I r I I r r fr寸J ,r. 1 . I、咱，. t、r/Cl . r、II I I .1.仁:t,r,.,.-、，、tE、-.lIIIU J气1 L Y. l口:.JA:I .J)(.; 1.三_，.1/.1VIIJ 0 IlJl.飞仑，/j.)/1、口1.1. J VA口T:J: j =乙.(.1,. Ul I 仁1、1穴EI-:1.旦L斤2召l工，, 、IIP，lJ:主r一仁:t0 口，。25 SJ/Z 11355 2006 日

24、C plug 4.7.1.2 FV Ru I e 4. 7. 4: f，共j立USBo 工哪些i己, 。M16550A UART的2.3、JVerilog-XL或5.65.0 、rModelSimoSolaris 2.8 4.5 4.7.1.3 IP E里回:示91: 。、t工力能FV Rule 4.7.6: Verilog)。E里回:。比日，IP借用者具有Verilogff、VHDL不口VerilogFV Rule 4.7.7: 。口-不日 ) . )L 唱iil二.J、I .;.J -， .、rJII n :J 17,J No、.-.JI I E t v，、Z且I。及全、1.理口仁、口 可

25、、习之口J0 FV Rule 4.7.9: E里回:目、，仁口可控制真行为。远三应该给出模型在精确库和口FV Rule 4.7.10: (包括驱-理、监控理述，示饥:FV Rule 4.7.12: 。能模型CBFM)。27 理理理 E里田:4.8 4.9 4. 9. 1 4.9.1.1 IP make 。, , 本(类型和划分)本、L:. 口、l口I0 RTL代码), 协王里乓口, 错误的信，臣、;如。 . JLtr、SJ/Z 11355 2006 、lIP乒与1;，、目E IP 29 5 5. 1 在IP name: IP version: Env name: Env version: Da

26、te: En vironment Configuration: IP Parameter Configuration: 示饥:Functional Verification Certificate Fonnat - V 1.0 IP name: My virtual component IP Version: Version 2.5 Env name: My verification environment Env version: Version 1.8 Date: Fri Jan 11 20:42:34 MST 2002 Environment Configuration: Solaris

27、 2.8 ModelSim 5.5e Perl5.1 SJ/Z 11355 2006 IP Parameter Configuration: BusWidth 16, Nolnts 7, DMAController 0, Speed 15 FV Ru I e 4. 11. 2: 。Run : Outcome 理FV R u I e 4. 11. 3: 示伽:Run USB Chapter9: passed Run USB Suspend: passed , 面Run USB High Speed with data errors: failed Run USB Reset: passed 理。

28、示验证证日写共享设、写) . JL , 。SoC 证明岛些不必时旨, 。f共应. 。吓 。匕一，.曰、rVerilogHDL, , 日31 日 日、日土4、土首本日;5。主尘主、:t / Q型元。, FV Rule 5.3.6: E里回:5.4 予。 门门HFV Ru I e 5. 4. 1 : 只市z里回:i只另IJ0 明立盒、曰, 。, 。普、routtnes 。立口是Verilog的特11哇，在VHDLtask write begin: write access if (abort) begin disable write access; end 5. 5 end FV Rule 5.4

29、.4: 理由:为代码乡，、。单独自、SJ/Z 11355 2006 。33 2006 SJ/Z 11355 、l专I0 , 理。五日, clock/2 。?，、J立口自己0，1 0 、t阳请信可能会FV Rule 5.6.4: 。、日, 理、clk日clkoFV Rule 5.6.5:必须仕言号可能号口c 理FV Rule 5.6.6: 、Jalways日 理日 M FV Rule 5.6.7: 。MPHASE) (比如，。MPHASE) 。 、rVerilog习寸矶。SE : time: 10 ns; clk 乙, 。R aA吁EE。E里回:、l百ISoC q:t , IP的驱马J0 5.8

30、 日何d 。FV Rule 息。普通程序显示、i显示程序FV Rule 5.8.2: 3二、，工。才工，巳J、。一-主k口堕型37 39 2006 v n川Hclk2 SJ/Z 11355 证、lclk左七口, , 日显示) . _lL 。口, ./、证|百) ，这口。、-F )叉划、，这1 口程序的设专百号tfY。卫坝1飞H寸。循环(比如继乡、-3前测队，。可驱。日单。合。、, i ) , y巳误用会干测试平t须使用单、终止、记、口i仁。FV Rule 5.10.3:用于驱-1叹二斗U交理由:当模拟器模拟派吨信号, 、I过程口必须提供暂停检测hf了角clk 。FV Rule 5.10.1:

31、FV R u I e 5. 11. 1 : FV Rule 5.9.5: 规的显示注释日验证日、I、To日日日 理示理5. 10 5. 11 尘、二Z三口2006 SJ/Z 11355 。IP 开IJE主O 盖率度量和阳口、#口口叮垂命量tf仁1目牙:日, 目比，目比，阵罗l一兀一兀FV Rule 5.15.2: 罗!11、 理口用!二tE里日口口可能。 11飞。FV Rule 5.15.4: HHH 、nHH 理5. 16 RAM 。FV Rule 5.16.1: RAM不能、可能会FV Rule 5.16.2: 干子内部或者比女口Veril(示准API，理由:提高了执行速度和，: A个Ve

32、rilog示例。$read 32bit data (reg data31 :0, wire addr 31 :0) i、数据$write 32bit data (reg data31 :0, wire addr31 :0 )函器口习八J人仕兀肌相凹5.16.3:必须用标准函一示准函数来解析编译后的工、增加灵活性的需要飞OM模型定义。该激励被是生, J VHDL 、IVPLI，、。日口addr PLI data, 、旧32位、$read，再用$write函口，、1局/云,UAq -, 可以工、b良。旦i3Greadme/1、，、叮. 0 门川H 理t/ 、. AU - 句、ur-EL ri AU

33、 AU a ob LW ri -EEJ QU 咽Ei句可】r-zsk a 谷， a JU b lv ri f a 舍， a AU t一古生i1huA怀、丁斗，ku 匀，、2、JAU a e r且仲、唱c h飞。, 、l.f空白|、SoC函示伽:o 5. 17 41 , 品中，厉、) . 立L口1口, FV Rule 5.20.4: 立自小J5. 22 5.23 FV Rule 5.20.5: SJ/Z 11355 2006 E里回:, 。FV Rule 5.20.6: 也-E里回:旦里 FV Ru I e 5. 21. 1: , 。辨L口slave , 空白, , M巳4、。许硬件可以比A是一

34、, 。部分和停止部.IJ。、寸，可能小问。如。, 工力能之前，。-。JG intmem和extmem, 任二验证指。HU而自一1主但FHU e u nk vv 3。、自现贝IJ0 口理由:控制存储器映射等待状态的排列是必需的，按照不同等向状态配置排罗|门的最小配国。时c小|百43 SJ/Z 11355 2006 / DETAILED TEST DESCRIPTION: / -FHDR-一一一一一一4 FV Rule 5.23.4的示侈| 45 SJ/Z 11355 2006 A. 1 (:卖)术语中文译名定义Equivalence Verification or 判断两个设计(可能是不同抽象层

35、次或格式)功能是否致的等效性验证或检验过程，等效性检验经使用形式化方法静态执行。Checking 事件(输入值的变化，可能在个时钟内多次变化)在整个设iEvent -Based Verification 基于事件的验证计中执行，直至达到稳定状态的种模拟方法。与基于周期模拟相对应。Expected Results Checks 期望值检验种检验模拟结果弓正确的预期结果是否致的方法。布尔表达式执行情况的，比如在个if条件中用到的表达式覆盖率Expression Coverage 布尔表达式。Formal Constraint-Driven 形式约束驱动激励生成使用形式化方法生成满足组约束条件的目标

36、j试集。Stimulus Generation 形式化盖率或半形式使用静态或动态形式化方法来提局通过某比度测得的主兰Formal Coverage or rm Semi-Formal Verification 化验证率结果。应用形式化方法进行等效性验证，布尔f结构等效性和时)予等Formal Equivalence 形式化等效性检验效性是形式化等效性检验的两个例子。Checking 使用数学方法和形式化技术验证设计的功能，包括目的性验证Formal Verification 形式化验证和等效性验证。该技术常被称为静态方法，是因为官不涉及到设计的执行，与动态验证相对内。FSM Arc Cover

37、age FSM弧率反映FSM中有多少个状态转移被执行。种率度屋，通与随时间和事件序(如总线的整个操Functional Coverage 功能盖率作过程变化的行为相关，比如总线内部操作，这需要相当了解设计图的人坐以定义。Functional to RTL Test 试从功能级向RTL种将用于设计的抽象行为模型的测试集转换成适合RTL级Suite Migration 的移植应用的测试集的方法Golden Model Checkers 用于检验一个设计的两个模型的响应的模拟监控模块，其中黄金模型检验器个视作参考或黄金模型。个为加速拟进程而特忌设Hardware Acceleration 硬件加速,

38、 计的硬件平台的系统。个模拟器从硬件中接收输入信号，并将输出信号送给硬件的硬件建模Hardware Modeling 绞。Hardware/Software 软硬件协同验证设计的硬件和软件部分可以并行执行和验证的系统。Co-Verification Input constraint 输入约束对输入信号的约束。Integration Verification 集成验证对包含个或多个IP的SoC功能进行验证的过程。Intent Verification 目的性验证判断个设计是否实现了其规范所定义的行为的过程。用来检验设计的所有状态空间是否存在属性冲突的形式化验Model Checking or 模

39、型检验或属性检验证技术，比如功能规范。Prope口yChecking Monitor 监控模块监控模块是在动态模拟中观测IP信号的探测器。Path Coverage 路径;盖率反映if.else和:case结构中哪比路径被执行。设计的硬件替代(经常使用FPGA开发)，可以以接近(并不物理原型Physical Prototype 定要等于)真实设计的速度运行。47 SJ/Z 11355 2006 , A. 1 (卖)术语中文译名足义Toggle Coverage 信号发盖率反映信号的哪位翻转了。反映每个进梧是否被敏感度列表中对应的每个信号唯发触发覆盖率Triggering Coverage 到。IP Verification IP验证验证IP功能的过程，比如组件的单兀测试C衡验证过程效果的技术，包括代码覆盖率度、功能覆羔验证度Verification Metrics 率度和错误追踪度。Verification Test Suite 将设计的某个层次(如门级网表)上执行的测试集移植到验证测试集移植岛1igration个组件或整个系统的模拟模型，在探索设计的替代品和正|虚拟尿塑Virtual Prototype 确性测试方面很有用cVisited State Coverage 被访状态覆羔率反映在模拟过程中，FSM中有多少个状态中被访问到。 49