【考研类试卷】浙江大学《信号系统与数字电路》真题2011年及答案解析.doc

《【考研类试卷】浙江大学《信号系统与数字电路》真题2011年及答案解析.doc》由会员分享，可在线阅读，更多相关《【考研类试卷】浙江大学《信号系统与数字电路》真题2011年及答案解析.doc（5页珍藏版）》请在麦多课文档分享上搜索。

1、浙江大学信号系统与数字电路真题 2011 年及答案解析(总分：75.00，做题时间：90 分钟)一、B/B(总题数：1，分数：26.00)有一个四变量逻辑等式如下：（分数：26.00）(1).证明此等式，方法不限。（分数：6.50）_(2).用 K 图法求出此等式左边的最简与或表达式。（分数：6.50）_(3).以 A、B、C 为地址输入端，用八选一数据选择器实现此等式右边的表达式。（分数：6.50）_(4).写出此等式的对偶式。（分数：6.50）_二、B/B(总题数：1，分数：12.00)1.试用 4-16 译码器及门电路设计一个水位报警电路。输入为水位高度，用四位自然二进制数 A3A2A1

2、A0表示，二进制数的值即为水位高度，单位为米(m)。当水位高于或等于 7m 时，白指示灯 W 点亮，否则，白指示灯熄灭；当水位高于或等于 9m 时，黄指示灯 Y 开始亮，否则，黄指示灯熄灭；当水位高于或等于 11m时，红指示灯 R 开始亮，否则，红指示灯熄灭。另外，水位不可能上升至 14m。灯亮用 1 表示，灯灭用 0表示。要求列出报警指示灯的真值表，写出设计过程，画出逻辑电路图。（分数：12.00）_三、B/B(总题数：1，分数：15.00)2.用下跳变触发的 T 触发器及门电路设计一个采用 5421 码的同步十进制加法计数器，计数器在 90 时有进位输出 Y。5421 码如表 1 所示。要

3、求写出设计过程、驱动(激励)方程、输出方程，画出逻辑电路图，不要求检查所设计的电路能否自启动。 B表 1/B十进制 5421 码0 00001 00012 00103 00114 01005 10006 10017 10108 10119 1100（分数：15.00）_四、B/B(总题数：1，分数：12.00)3.用一个如图 1 所示的 74LS194 双向移位寄存器及其他必要的器件设计一个 3 位一组的分组码检测电路，当检测到分组码为 000 或 111 时，输出 Y 为 1，否则为 0。74LS194 的逻辑功能如附表 1 所示。要求画出状态转换图，写出设计过程，画出电路图。 （分数：12

4、.00）_五、B/B(总题数：2，分数：10.00)4.两个门电路的输出端可以并接的条件是什么?如果将不能并接的两个门电路的输出端并接，会发生什么现象?（分数：5.00）_5.一个逻辑 0 和一个高阻相与结果是什么?一个逻辑 1 和一个高阻相或结果是什么?并说明为什么。（分数：5.00）_浙江大学信号系统与数字电路真题 2011 年答案解析(总分：75.00，做题时间：90 分钟)一、B/B(总题数：1，分数：26.00)有一个四变量逻辑等式如下：（分数：26.00）(1).证明此等式，方法不限。（分数：6.50）_正确答案：(* 左式=右式，原等式成立。)解析：(2).用 K 图法求出此等式

5、左边的最简与或表达式。（分数：6.50）_正确答案：(画出 K 图如附图(a)所示，化简可得最简与或表达式为*。 *)解析：(3).以 A、B、C 为地址输入端，用八选一数据选择器实现此等式右边的表达式。（分数：6.50）_正确答案：(* 用八选一数据选择器实现此表达式如附图(b)所示。 *)解析：(4).写出此等式的对偶式。（分数：6.50）_正确答案：(写出此等式的对偶式为： *)解析：二、B/B(总题数：1，分数：12.00)1.试用 4-16 译码器及门电路设计一个水位报警电路。输入为水位高度，用四位自然二进制数 A3A2A1A0表示，二进制数的值即为水位高度，单位为米(m)。当水位高

6、于或等于 7m 时，白指示灯 W 点亮，否则，白指示灯熄灭；当水位高于或等于 9m 时，黄指示灯 Y 开始亮，否则，黄指示灯熄灭；当水位高于或等于 11m时，红指示灯 R 开始亮，否则，红指示灯熄灭。另外，水位不可能上升至 14m。灯亮用 1 表示，灯灭用 0表示。要求列出报警指示灯的真值表，写出设计过程，画出逻辑电路图。（分数：12.00）_正确答案：(解：列出真值表如表所示。 输入 输出A3A2A1A0R Y W0 0 0 0 0 0 00 0 0 1 0 0 00 0 1 0 0 0 00 0 1 1 0 0 00 1 0 0 0 0 00 1 0 1 0 0 00 1 1 0 0 0

7、00 1 1 1 0 0 01 0 0 0 0 0 11 0 0 1 0 1 11 0 1 0 0 1 11 0 1 1 1 1 11 1 0 0 1 1 11 1 0 1 1 1 11 1 1 0 1 1 1 1 假设 4-16 译码器的输出为 B15B14B0，则： R=B13+B11 Y=B13+B9 W=B13+B7 可得：R=B 13B11；Y=B 13B9；W=B 13B7 画出电路如图所示。 *)解析：三、B/B(总题数：1，分数：15.00)2.用下跳变触发的 T 触发器及门电路设计一个采用 5421 码的同步十进制加法计数器，计数器在 90 时有进位输出 Y。5421 码如表

8、 1 所示。要求写出设计过程、驱动(激励)方程、输出方程，画出逻辑电路图，不要求检查所设计的电路能否自启动。 B表 1/B十进制 5421 码0 00001 00012 00103 00114 01005 10006 10017 10108 10119 1100（分数：15.00）_正确答案：(解：状态转换表如表 2 所示。 B表 2/BQ4 Q3 Q2 Q1 * Y0 0 0 0 0 0 0 100 0 0 1 0 0 1 000 0 1 0 0 0 1 100 0 1 1 0 1 0 000 1 0 0 1 0 0 001 0 0 0 1 0 0 001 0 0 1 1 0 0 101 0

9、 1 0 1 0 1 101 0 1 1 1 1 0 001 1 0 0 0 0 0 01*的卡诺图如图 1(a)所示，可得*，则 T4=T3。 *的卡诺图如图 1(b)所示，可得*，则 T3=Q2Q1?Q3。 *的卡诺图如图 1(c)所示，可得*，则 T2=Q1。 *的卡诺图如图 1(d)所示，可得*，则 T1=*。 Y 的卡诺图如图 1(e)所示，则 Y=Q4Q3。 * 可画出电路如图 2 所示。 *)解析：四、B/B(总题数：1，分数：12.00)3.用一个如图 1 所示的 74LS194 双向移位寄存器及其他必要的器件设计一个 3 位一组的分组码检测电路，当检测到分组码为 000 或

10、111 时，输出 Y 为 1，否则为 0。74LS194 的逻辑功能如附表 1 所示。要求画出状态转换图，写出设计过程，画出电路图。 （分数：12.00）_正确答案：(解：首先进行逻辑抽象，取输入数据为输入变量，用 X 表示，取检测结果为输出变量，以 Y表示。设电路在输入 1 以前的状态为 S0，输入一个 1 以后的状态为 S1，连续输入两个 1 以后的状态为S2，连续输入 3 个或 3 个以上的 1 以后的状态为 S3。若以 S 表示电路的现态，以 S*表示电路的次态，依据设计要求即可得到状态转换表如表 2 所示。*根据状态转换表可画出状态转换图如图 2 所示。*可得电路如图 3 所示。*)

11、解析：五、B/B(总题数：2，分数：10.00)4.两个门电路的输出端可以并接的条件是什么?如果将不能并接的两个门电路的输出端并接，会发生什么现象?（分数：5.00）_正确答案：(输出集电极开路的门电路可以并接。若将不能并接的两个门电路并接，当两个门电路输出电平不相等时，其输出级形成低阻通道，使得电流过大，会烧坏器件。)解析：5.一个逻辑 0 和一个高阻相与结果是什么?一个逻辑 1 和一个高阻相或结果是什么?并说明为什么。（分数：5.00）_正确答案：(逻辑 0 与高阻相与结果是逻辑 0，因为这时相当于对高阻态接下拉电阻，输出结果为下拉输出值，为逻辑 0。逻辑 1 和高阻态相或，结果是逻辑 1，因为这时相当于对高阻态接上拉电阻，输出结果为上拉高电平，即逻辑 1。)解析：