【计算机类职业资格】软件设计师-计算机系统组成与体系结构(三)及答案解析.doc

《【计算机类职业资格】软件设计师-计算机系统组成与体系结构(三)及答案解析.doc》由会员分享，可在线阅读，更多相关《【计算机类职业资格】软件设计师-计算机系统组成与体系结构(三)及答案解析.doc（20页珍藏版）》请在麦多课文档分享上搜索。

1、软件设计师-计算机系统组成与体系结构(三)及答案解析(总分：46.00，做题时间：90 分钟)高速缓存 Cache与主存间采用全相连地址映像方式，高速缓存的容量为 4MB，分为 4块，每块 1MB，主存容量为 256MB。若主存读写时间为 30ns，高速缓存的读写时间为 3ns，平均读写时间为 3.27ns，则该高速缓存的命中率为 (63) %。若地址变换表如表 1-6所示，表 1-6 地址变换表（分数：2.00）(1).A90 B95 C97 D99（分数：1.00）A.B.C.D.(2).A488888 B388888 C288888 D188888（分数：1.00）A.B.C.D.1.设

2、 f表示某个二元逻辑运算符，PfQ 的真值表如表 1-10所示，则 PfQ等价于_。表 1-10 真值表P Q FfQ0 0 00 1 11 0 01 1 0（分数：1.00）A.B.C.D.2.某指令流水线由 5段组成，各段所需要的时间如图 1-5所示。（分数：1.00）A.B.C.D.直接存储器访问(DMA)是一种快速传递大量数据常用的技术。工作过程大致如下。(1)向 CPU申请 DMA传送。(2)获 CPU允许后，DMA 控制器接管 (22) 的控制权。(3)在 DMA控制器的控制下，在存储器和 (23) 之间直接进行数据传送，在传送过程中不需要 (24) 的参与。开始时需提供要传送的数

3、据的 (25) 和 (26) 。(4)传送结束后，向 CPU返回 DMA操作完成信号。（分数：5.00）(1).A系统控制台 B系统总线 CI/O 控制器 D中央处理器（分数：1.00）A.B.C.D.(2).A外部设备 B运算器 C缓存 D中央处理器（分数：1.00）A.B.C.D.(3).A外部设备 B系统时钟 C系统总线 D中央处理器（分数：1.00）A.B.C.D.(4).A结束地址 B起始地址 C设备类型 D数据速率（分数：1.00）A.B.C.D.(5).A结束地址 B设备类型 C数据长度 D数据速率（分数：1.00）A.B.C.D.两个公司希望通过 Internet 进行安全通信

4、，保证从信息源到目的地之间的数据传输以密文形式出现，而且公司不希望由于在中间节点使用特殊的安全单元增加开支，最合适的加密方式是 (109) ，使用的会话密钥算法应该是 (110) 。（分数：2.00）(1).A链路加密 B节点加密 C端-端加密 D混合加密（分数：1.00）A.B.C.D.(2).ARSA BRC-5 CMD5 DECC（分数：1.00）A.B.C.D.3.消息摘要算法 MD5 (Message Digest)是一种常用的 Hash函数。MD5 算法以一个任意长数据块作为输入，其输出为一个_ bit 的消息摘要。A128 B 160 C256 D512（分数：1.00）A.B.

5、C.D.数据存储在磁盘上的排列方式会影响 I/O服务的总时间。假设每磁道划分成 10个物理块，每块存放 1个逻辑记录。逻辑记录 R1，R2，R10 存放在同一个磁道上，记录的安排顺序如表 1-7所示。表 1-7 记录顺序物理块 1 2 3 4 5 6 7 8 9 10逻辑记录 R1 R2 R3 R4 R5 R6 R7 R8 R9 R10假定磁盘的旋转速度为 20ms/周，磁头当前处在 R1的开始处。若系统顺序处理这些记录，使用单缓冲区，每个记录处理时间为 4ms，则处理这 10个记录的最长时间为 (66) ；若对信息存储进行优化分布后，处理 10个记录的最少时间为 (67) 。（分数：2.00

6、）(1).A180ms B200ms C204ms D220ms（分数：1.00）A.B.C.D.(2).A40ms B60ms C100ms D160ms（分数：1.00）A.B.C.D.4.下面函数中渐进时间最小的是_。AT 1(n)=n+nlogn BT 2(n)=2n+nlogn CT 3(n)=n2-logn DT 3(n)=n+100logn（分数：1.00）A.B.C.D.5.虚存页面调度算法有多种，_调度算法不是页面调度算法。A后进先出 B先进先出 C最近最少使用 D随机选择（分数：1.00）A.B.C.D.用作存储器的芯片有不同的类型。可随机读写，且只要不断电则其中存储的信息

7、就可一直保存的，称为 (91) 。可随机读写，但即使在不断电的情况下其存储的信息也要定时刷新才不致丢失的，称为 (92) 。所存信息由生产厂家用掩膜技术写好后就无法再改变的，称为 (93) 。通过紫外线照射后可擦除所有信息，然后重新写入新的信息并可多次进行的，称为 (94) 。通过电信号可在数秒钟内快速删除全部信息，但不能进行字节级别删除操作的，称为 (95) 。（分数：5.00）(1).ARAM BVRAM CDRAM DSRAM（分数：1.00）A.B.C.D.(2).ARAM BVRAM CDRAM DSRAM（分数：1.00）A.B.C.D.(3).AEPROM BPROM CROM

8、DCDROM（分数：1.00）A.B.C.D.(4).AEPROM BPROM CROM DCDROM（分数：1.00）A.B.C.D.(5).AE 2PROM BFlash Memory CEPROM DVirtual Memory（分数：1.00）A.B.C.D.操作数所处的位置，可以决定指令的寻址方式。操作数包含在指令中，寻址方式为 (37) ；操作数在寄存器中，寻址方式为 (38) ；操作数的地址在寄存器中，寻址方式为 (39) 。（分数：3.00）(1).A立即寻址 B直接寻址 C寄存器寻址 D寄存器间接寻址（分数：1.00）A.B.C.D.(2).A立即寻址 B相对寻址 C寄存器寻

9、址 D寄存器间接寻址（分数：1.00）A.B.C.D.(3).A相对寻址 B直接寻址 C寄存器寻址 D寄存器间接寻址（分数：1.00）A.B.C.D.6.设有 7项任务，分别标识为 a，b，c，d，c，f 和 g，需要若干台机器以并行工作方式来完成，它们执行的开始时间和完成时间如下表所示。表 1-5 任务时间时 间 任 务a b c d e f g开始时间 0 3 4 9 7 1 6结束时间 2 7 7 11 10 5 8在最优分配方案中完成这些任务需要 (47) 台机器。A2 B3 C4 D5（分数：1.00）A.B.C.D.7.OSI (Open System Interconnectio

10、n)安全体系方案 X.800将安全性攻击分为两类，即被动攻击和主动攻击。主动攻击包括篡改数据流或伪造数据流，这种攻击试图改变系统资源或影响系统运行。下列攻击方式中不属于主动攻击的为_。A伪装 B消息泄露 C重放 D拒绝服务（分数：1.00）A.B.C.D.为提高数据传输的可靠性，可采用“冗余校验”的方法；海明码是常用的方法之一。在此方法中，若要求能检测出所有的双位错，并能校正单位错，则合法码字集中的码距至少为 (127) 。若原始数据的字长为5位，则采用海明码时其校验位至少为 (128) 位。对图 1-22的图(a)所示系统，仅当部件 1，部件 2和部件 3，全部正常工作时，系统才能正常工作。

11、图中数字为各部件的可靠性，整个系统的可靠性近似为 (129) 。如果将部件 2和部件 3改成由两个器件构成，如图(b)所示，只要器件 a和 b中有一个正常就能使部件 2正常工作，只要器件 c和 d中有一个正常就能使部件 3正常工作。图中数字是各器件的可靠性，则部件 2的可靠性是 (130) ，整个系统的可靠性近似为 (131) 。（分数：5.00）(1).A1 B2 C3 D4（分数：1.00）A.B.C.D.(2).A1 B2 C3 D4（分数：1.00）A.B.C.D.(3).A0.68 B0.72 C0.80 D0.92（分数：1.00）A.B.C.D.(4).A0.64 B0.88 C

12、0.96 D0.99（分数：1.00）A.B.C.D.(5).A0.82 B0.90 C0.94 D0.96（分数：1.00）A.B.C.D.计算机中常用的一种检错码是 CRC，即 (27) 码。在进行编码的过程中要使用 (28) 运算。假设使用的生成多项式是 G(13=X4/X3/X+1，原始报文为 11001010101，则编码后的报文为 (29) 。CRC 码 (30) 的说法是正确的。在无线电通信中常采用 7中取 3定比码，它规定码字长为 7位，并且其中总有且仅有 3个“1”。这种码的编码效率为 (31) 。（分数：5.00）(1).A水平垂直奇偶校验 B循环求和C循环冗余 D正比率（

13、分数：1.00）A.B.C.D.(2).A模 2除法 B定点二进制数除法 C二一十进制数除法 D循环移位法（分数：1.00）A.B.C.D.(3).A1100101010111 B110010101010011C110010101011100 D110010101010101（分数：1.00）A.B.C.D.(4).A可纠正一位差错 B可检测所有偶数位错C可检测所有小于校验位长度的突发错D可检测所有小于、等于校验位长度的突发错（分数：1.00）A.B.C.D.(5).A3/7 B4/7 Clog 23/log27 D(log 235)/7（分数：1.00）A.B.C.D.8.采用_ 不能将多个

14、处理机互连构成多处理机系统。ASTD 总线 B交叉开关 CPCI 总线 DCentronic 总线（分数：1.00）A.B.C.D.9.两个同符号的数相加或异符号的数相减，所得结果的符号位 SF和进位标识 CP进行_运算为 1时，表示运算的结果产生溢出。A与 B或 C 与非 D异或（分数：1.00）A.B.C.D.10.阵列处理机属于_计算机。ASISD BSIMD CMISD DMIMD（分数：1.00）A.B.C.D.11.相连存储器的访问方式是_。A先进先出访问 B按地址访问 C按内容访问 D先进后出访问（分数：1.00）A.B.C.D.12.现有四级指令流水线，分别完成取指、取数、运算

15、和传送结果四步操作。若完成上述操作的时间依次为 9ns、10ns、6ns、8ns，则流水线的操作周期应设计为_。A6 B8C9 D10（分数：1.00）A.B.C.D.13.单指令流多数据流计算机由_。A单一控制器、单一运算器和单一存储器组成B单一控制器、多个执行部件和多个存储器模块组成C多个控制部件同时执行不同的指令，对同一数据进行处理D多个控制部件、多个执行部件和多个存储器模块组成（分数：1.00）A.B.C.D.某计算机有 14条指令，其使用频度分别如图 1-4所示。（分数：2.00）(1).A3 B4 C5 D6（分数：1.00）A.B.C.D.(2).A2.8 B3.4 C3.8 D

16、4.2（分数：1.00）A.B.C.D.14.若浮点数的阶码用移码表示，尾数用补码表示，两规格化浮点数相乘，最后对结果规格化时，右规的右移位数最多为_ 拉。A1 B2 C尾数位数 D尾数位数-1（分数：1.00）A.B.C.D.15.若某个计算机系统中，内存地址与 I/O地址统一编址，访问内存单元和 I/O设备是靠 (43) 来区分的。A数据总线上输出的数据 B不同的地址代码C内存与 I/O设备使用不同的地址总线 D不同的指令（分数：1.00）A.B.C.D.软件设计师-计算机系统组成与体系结构(三)答案解析(总分：46.00，做题时间：90 分钟)高速缓存 Cache与主存间采用全相连地址映

17、像方式，高速缓存的容量为 4MB，分为 4块，每块 1MB，主存容量为 256MB。若主存读写时间为 30ns，高速缓存的读写时间为 3ns，平均读写时间为 3.27ns，则该高速缓存的命中率为 (63) %。若地址变换表如表 1-6所示，表 1-6 地址变换表（分数：2.00）(1).A90 B95 C97 D99（分数：1.00）A.B.C.D. 解析：(2).A488888 B388888 C288888 D188888（分数：1.00）A.B.C.D. 解析：解析 对于空(1)，设 Cache的命中率为 h，则有：3h+30(1-h)=3.27解得 h=0.99，答案选 D。对于空(2

18、)，在全相连地址映像方式中，主存中的任意一块可以映像到 Cache中的任意一块中，映像是通过地址转换表来实现的。由于块大小是 1M(=220)，需要 20位地址来表示，因此在内存地址 8888888H中，块号是 88H，块内地址是 88888H，查找地址变换表，其对应的 Cache 地址的块号为 1H，因此 Cache地址为 188888H，答案也选 D。1.设 f表示某个二元逻辑运算符，PfQ 的真值表如表 1-10所示，则 PfQ等价于_。表 1-10 真值表P Q FfQ0 0 00 1 11 0 01 1 0（分数：1.00）A.B. C.D.解析：解析 根据真值表，可以检验得到 B正

19、确。2.某指令流水线由 5段组成，各段所需要的时间如图 1-5所示。（分数：1.00）A.B.C. D.解析：解析 吞吐率是指单位时间里流水线处理机流出的结果数。指令流水线分为若千个基本操作，每个操作的时间不相同，为了获得最大吞吐率，流水线的操作周期取决于基本操作时间中最长的一个。设某流水线技术分为 n个基本操作，操作时间分别是t i(i=1，2，n)，操作周期为t= maxt 1，t2，t n)，则该流水线的吞吐率为：p=1/t1=1/maxt 1，t 2，t n直接存储器访问(DMA)是一种快速传递大量数据常用的技术。工作过程大致如下。(1)向 CPU申请 DMA传送。(2)获 CPU允许

20、后，DMA 控制器接管 (22) 的控制权。(3)在 DMA控制器的控制下，在存储器和 (23) 之间直接进行数据传送，在传送过程中不需要 (24) 的参与。开始时需提供要传送的数据的 (25) 和 (26) 。(4)传送结束后，向 CPU返回 DMA操作完成信号。（分数：5.00）(1).A系统控制台 B系统总线 CI/O 控制器 D中央处理器（分数：1.00）A.B. C.D.解析：(2).A外部设备 B运算器 C缓存 D中央处理器（分数：1.00）A. B.C.D.解析：(3).A外部设备 B系统时钟 C系统总线 D中央处理器（分数：1.00）A.B.C.D. 解析：(4).A结束地址

21、B起始地址 C设备类型 D数据速率（分数：1.00）A.B. C.D.解析：(5).A结束地址 B设备类型 C数据长度 D数据速率（分数：1.00）A.B.C. D.解析：解析 DMA 的工作过程是：向 CPU申请 DMA传送；在获得 CPU允许后，DMA 控制器接管总线的控制权，中央处理器告诉 DMA控制器数据的起始地址和需要传送的数据长度，然后在 DMA 控制器的控制下，在存储器和外设之间直接进行数据传送，在这个传送过程中不需要中央处理器的参与，这也就是直接存储器访问命名的由来。DMA 控制器完成工作后，使用中断通知中央处理器工作完成。两个公司希望通过 Internet 进行安全通信，保证

22、从信息源到目的地之间的数据传输以密文形式出现，而且公司不希望由于在中间节点使用特殊的安全单元增加开支，最合适的加密方式是 (109) ，使用的会话密钥算法应该是 (110) 。（分数：2.00）(1).A链路加密 B节点加密 C端-端加密 D混合加密（分数：1.00）A.B.C. D.解析：(2).ARSA BRC-5 CMD5 DECC（分数：1.00）A.B. C.D.解析：解析 链路加密只对两个节点之间(不含信息源和目的地两个端点本身)的通信信道线路上所传输的信息进行加密保护，但是在传输过程中经过每个节点时，节点中的数据是明文。节点加密的加、解密都在节点中进行，即每个节点里装有加解密保护

23、装置，用于完成一个密钥向另一个密钥的转换。虽然节点中不会出现明文，但是需要在经过的每个节点加装保护装置，这不仅不方便使用，而且会增加开支。端-端加密为系统提供从信息源到目的地传送数据的加密保护，不需要在通信节点上增加额外的安全单元，而且能够保证数据自始至终以密文形式出现，即使在节点中也是密文。RC-5是对称密码，加解密都使用相同的密钥，加密效率高，适合于加密大量的数据。RSA 和 ECC是非对称密码，加解密使用不同的密钥(公钥和私钥)，它们对计算资源的消耗较大，适合于加密非常少的数据，如加密回话密钥。MD5 可以用于生成数字摘要。3.消息摘要算法 MD5 (Message Digest)是一种

24、常用的 Hash函数。MD5 算法以一个任意长数据块作为输入，其输出为一个_ bit 的消息摘要。A128 B 160 C256 D512（分数：1.00）A. B.C.D.解析：解析 消息摘要算法实际上就是一个单向散列函数。数据块经过单向散列函数得到一个固定长度的散列值，攻击者不可能通过散列值而编造数据块，使得编造的数据块的散列值和原数据块的散列值相同。数据块的签名就是计算数据块的散列值，然后使用私钥加密数据块的散列值得到数据签名。签名的验证就是计算数据块的散列值，然后使用公钥解密数据签名而得到另一个散列值，比较两个散列值就可以判断数据块在签名后有没有被改动。常用的消息摘要算法有 MD5和

25、SHA等，市场上广泛使用的 MD5和 SHA算法的散列值分别为 128和 160位。由于 SHA通常使用的密钥长度较长，因此安全性高于 MD5。数据存储在磁盘上的排列方式会影响 I/O服务的总时间。假设每磁道划分成 10个物理块，每块存放 1个逻辑记录。逻辑记录 R1，R2，R10 存放在同一个磁道上，记录的安排顺序如表 1-7所示。表 1-7 记录顺序物理块 1 2 3 4 5 6 7 8 9 10逻辑记录 R1 R2 R3 R4 R5 R6 R7 R8 R9 R10假定磁盘的旋转速度为 20ms/周，磁头当前处在 R1的开始处。若系统顺序处理这些记录，使用单缓冲区，每个记录处理时间为 4m

26、s，则处理这 10个记录的最长时间为 (66) ；若对信息存储进行优化分布后，处理 10个记录的最少时间为 (67) 。（分数：2.00）(1).A180ms B200ms C204ms D220ms（分数：1.00）A.B.C. D.解析：(2).A40ms B60ms C100ms D160ms（分数：1.00）A.B. C.D.解析：解析 系统读记录的时间为 20/10=2ms。对于第一种情况，系统读出并处理记录 R1之后，将转到记录 R4的开始处，所以为了读出记录 R2，磁盘必须再转一圈，需要 2ms(读记录)加 20ms (转一圈)的时间。这样，处理 10个记录的总时间应为处理前 9

27、个记录的总时间再加上读 R10和处理的时间，即为204ms。至于第二种情况，对信息进行分布优化的结果如表 1-8所示。1-8 分布优化的结果物理块 1 2 3 4 5 6 7 8 9 10逻辑记录 R1 R8 R5 R2 R9 R6 R3 R10 R7 R4从表中可以看出，当读出记录 R1并处理结束后，磁头刚好转至 R2记录的开始处，立即就可以读出并处理，因此处理 10个记录的总时间为 10(2ms(读记录)+4ms(处理记录) =106ms=60ms。4.下面函数中渐进时间最小的是_。AT 1(n)=n+nlogn BT 2(n)=2n+nlogn CT 3(n)=n2-logn DT 3(

28、n)=n+100logn（分数：1.00）A.B.C.D. 解析：解析 渐进时间是考虑当问题规模 n趋于无穷时函数随时间变化的趋势。所以在比较两个函数的渐进时间时应考虑最高数量级，若相同则必须进一步考虑渐进表达式中的常数因子，以此类推。当 n无限增大时，T 4T 1T 2，T 4T 3，所以 T4的渐进时间最小。5.虚存页面调度算法有多种，_调度算法不是页面调度算法。A后进先出 B先进先出 C最近最少使用 D随机选择（分数：1.00）A. B.C.D.解析：解析 虚拟内存是内存在一定程度上的扩展，使得程序可以在透明的情况下访问比内存大得多的地址空间，使运行内存需要大于内存实际容量的程序成为可能

29、。操作系统从硬盘中分配一部分空间作为虚拟存储器，在需要时同内存中的页面进行相互替换。如果被选择的页面被频繁地装入和调出，这种现象称为“抖动”，应减少和避免抖动现象的出现。常用的页面置度算法有以下几种。(1)最优算法。选择不再使用或在最远的将来才被使用的页，难以实现，常用于淘汰算法的比较。(2)随机算法。随机地选择被淘汰的页，开销小，但是可能选中立即就要访问的页。(3)先进先出算法。选择在内存驻留时间最长的页，似乎合理，但可能淘汰掉频繁使用的页。另外，使用这种算法时，若未给进程分配足够的页面数，有时会出现给予进程的页面数增多，缺页次数反而增加的异常现象。先进先出算法简单，可采用队列实现。(4)最

30、近最少使用算法。选择离当前时间最近的一段时间内使用得最少的页。这个算法的主要出发点是，如果某个页被访问了，则它可能马上就要被访问；反之，如果某个页长时间未被访问，则它在最近一段时间也不会被访问。另外，还有最不经常使用的页面先淘汰、最近没有使用的页面先淘汰和最优淘汰算法等。用作存储器的芯片有不同的类型。可随机读写，且只要不断电则其中存储的信息就可一直保存的，称为 (91) 。可随机读写，但即使在不断电的情况下其存储的信息也要定时刷新才不致丢失的，称为 (92) 。所存信息由生产厂家用掩膜技术写好后就无法再改变的，称为 (93) 。通过紫外线照射后可擦除所有信息，然后重新写入新的信息并可多次进行的

31、，称为 (94) 。通过电信号可在数秒钟内快速删除全部信息，但不能进行字节级别删除操作的，称为 (95) 。（分数：5.00）(1).ARAM BVRAM CDRAM DSRAM（分数：1.00）A.B.C.D. 解析：(2).ARAM BVRAM CDRAM DSRAM（分数：1.00）A.B.C. D.解析：(3).AEPROM BPROM CROM DCDROM（分数：1.00）A.B.C. D.解析：(4).AEPROM BPROM CROM DCDROM（分数：1.00）A. B.C.D.解析：(5).AE 2PROM BFlash Memory CEPROM DVirtual Me

32、mory（分数：1.00）A.B. C.D.解析：解析 几种存储器之间的比较见表 1-9。表 1-9存储器比较类 型断电保持可 写擦除大小擦除次数价 格读写速度数据RAM 是 是 字节 无限 昂贵 快ROM 否 否 便宜 快PROM否一次使用编程器中等 快EPROM 否是，使用编程器整个芯片 有限 中等 快E2PROM 否 是 字节 有限 昂贵读快，写慢Flash 否 是 区 有限 中等读快，写慢NYRAM 否 是 字节 无限 昂贵 快操作数所处的位置，可以决定指令的寻址方式。操作数包含在指令中，寻址方式为 (37) ；操作数在寄存器中，寻址方式为 (38) ；操作数的地址在寄存器中，寻址方式

33、为 (39) 。（分数：3.00）(1).A立即寻址 B直接寻址 C寄存器寻址 D寄存器间接寻址（分数：1.00）A. B.C.D.解析：(2).A立即寻址 B相对寻址 C寄存器寻址 D寄存器间接寻址（分数：1.00）A.B.C. D.解析：(3).A相对寻址 B直接寻址 C寄存器寻址 D寄存器间接寻址（分数：1.00）A.B.C.D. 解析：解析 本题考查的是计算机指令系统方面的基础知识。操作数包含在指令中的寻址方式为立即寻址；直接寻址指地址码就是内存内数据的绝对地址。相对寻址和变址寻址类型相似，只是变址寄存器换成了程序计数器。操作数在寄存器中的寻址方式为寄存器寻址；操作数的地址在寄存器中的

34、寻址方式为寄存器间接寻址。6.设有 7项任务，分别标识为 a，b，c，d，c，f 和 g，需要若干台机器以并行工作方式来完成，它们执行的开始时间和完成时间如下表所示。表 1-5 任务时间时 间任 务abcdefg开始时间 0349716结束时间 277111058在最优分配方案中完成这些任务需要 (47) 台机器。A2 B3 C4 D5（分数：1.00）A.B. C.D.解析：解析 将各个任务执行时的时间关系在图 1-8中表示出来，可容易地观察到在 45 和 67 这两个时间段内，同时有 3个任务处在执行过程中，在其他时间段内同时运行的任务数是 1个或 2个。因此，需要并行运行的机器数目最多为

35、 3个。7.OSI (Open System Interconnection)安全体系方案 X.800将安全性攻击分为两类，即被动攻击和主动攻击。主动攻击包括篡改数据流或伪造数据流，这种攻击试图改变系统资源或影响系统运行。下列攻击方式中不属于主动攻击的为_。A伪装 B消息泄露 C重放 D拒绝服务（分数：1.00）A.B. C.D.解析：解析 被动攻击是对信息的保密性进行攻击，即通过窃听网络上传输的信息并加以分析而获得有价值的情报，但它并不修改信息的内容。它的目标是获得正在传送的信息，其特点是窃听或监视信息的传递。被动攻击只对信息进行监听，不对其进行修改。被动攻击包括信息内容泄露和业务流分析两大

36、类，具体包括以下几方面。(1) 窃听：信息在通信过程中因被监视、窃听而泄露。(2)电磁/射频截获：信息从电子或机电设备所发出的无线电磁波中被提取出来。(3)业务流分析：通过观察通信业务流模式，使非授权实体(人或系统)获得信息等。主动攻击是攻击信息来源的真实性、信息传输的完整性和系统服务的可用性，有意对信息进行修改、插入和删除。主动攻击主要包括以下几方面。(1)截获/修改：某一通信数据在传输过程中被改变、插入和替代。(2)重放：把所截获的某次合法通信数据拷贝，出于非法目的重新发送。(3)伪装：某个实体假装成另一个实体，并获取该实体的权限。(4)非法使用：某一资源被某一个非授权实体或以某一非授权方

37、式使用。(5)拒绝服务：供给者通过对系统进行非法的和根本无法成功的访问尝试而产生过量的负荷，使合法用户的访问被无条件地阻止。为提高数据传输的可靠性，可采用“冗余校验”的方法；海明码是常用的方法之一。在此方法中，若要求能检测出所有的双位错，并能校正单位错，则合法码字集中的码距至少为 (127) 。若原始数据的字长为5位，则采用海明码时其校验位至少为 (128) 位。对图 1-22的图(a)所示系统，仅当部件 1，部件 2和部件 3，全部正常工作时，系统才能正常工作。图中数字为各部件的可靠性，整个系统的可靠性近似为 (129) 。如果将部件 2和部件 3改成由两个器件构成，如图(b)所示，只要器件

38、 a和 b中有一个正常就能使部件 2正常工作，只要器件 c和 d中有一个正常就能使部件 3正常工作。图中数字是各器件的可靠性，则部件 2的可靠性是 (130) ，整个系统的可靠性近似为 (131) 。（分数：5.00）(1).A1 B2 C3 D4（分数：1.00）A.B.C. D.解析：(2).A1 B2 C3 D4（分数：1.00）A.B.C.D. 解析：(3).A0.68 B0.72 C0.80 D0.92（分数：1.00）A. B.C.D.解析：(4).A0.64 B0.88 C0.96 D0.99（分数：1.00）A.B.C. D.解析：(5).A0.82 B0.90 C0.94 D

39、0.96（分数：1.00）A.B. C.D.解析：解析 图(a)所示系统符合串联系统可靠性模型，其可靠性为：R=R1R2R3=0.950.80.90.68图(b)所示系统是一个由串联和并联组合成的可靠性模型，其中部件 2由两个并联的器件 a和 b构成，其可靠性为：R2=1-(1-Ra)(1-Rb)=1-(1-0.8)=0.96部件 3由两个并联的器件 c和 d构成，其可靠性为：R3=1-(1-Rc)(1-Rd)=1-(1-0.9)(1-0.9)=0.99最后与部件 1一起计算整个系统的可靠性为：R=R1R2R3=0.950.960.990.90命题方向：该考点主要考查谓词逻辑，命题逻辑、形式逻

40、辑的基础知识；常用数值计算；排列组合，概率论应用，应用统计；运算基本方法。计算机中常用的一种检错码是 CRC，即 (27) 码。在进行编码的过程中要使用 (28) 运算。假设使用的生成多项式是 G(13=X4/X3/X+1，原始报文为 11001010101，则编码后的报文为 (29) 。CRC 码 (30) 的说法是正确的。在无线电通信中常采用 7中取 3定比码，它规定码字长为 7位，并且其中总有且仅有 3个“1”。这种码的编码效率为 (31) 。（分数：5.00）(1).A水平垂直奇偶校验 B循环求和C循环冗余 D正比率（分数：1.00）A.B.C. D.解析：(2).A模 2除法 B定点

41、二进制数除法 C二一十进制数除法 D循环移位法（分数：1.00）A. B.C.D.解析：(3).A1100101010111 B110010101010011C110010101011100 D110010101010101（分数：1.00）A.B. C.D.解析：(4).A可纠正一位差错 B可检测所有偶数位错C可检测所有小于校验位长度的突发错D可检测所有小于、等于校验位长度的突发错（分数：1.00）A.B.C.D. 解析：(5).A3/7 B4/7 Clog 23/log27 D(log 235)/7（分数：1.00）A.B.C.D. 解析：解析 循环冗余校验码，即 CRC校验码，由于其出色

42、的检错能力得到了广泛的应用，可以检测所有小于等于校验位长度的突发错。它将信息码右移，腾出足够的校验位后，使用模 2除法除以生成多项式，将所得余数作为校验码，加在信息码腾出的校验码位置中。7中取 3定比码中的合法码字有8.采用_ 不能将多个处理机互连构成多处理机系统。ASTD 总线 B交叉开关 CPCI 总线 DCentronic 总线（分数：1.00）A.B.C. D.解析：解析 多处理机系统是由多台处理机组成的系统，每台处理机有属于自己的控制部件，可以执行独立程序，共享一个主存储器和所有的外部设备。它是多指令流多数据流(MIMD)计算机多处理机，与SIMD的并行处理机相比，有很大差别，其根源

43、就在于两者的并行性等层次不同，多处理机要实现的是更高一层的作业任务间的并行。多处理机间的互连，要满足高频带、低成本、连接方式的多样性，以及在不规则通信情况下连接的无冲突性。机间互连结构有总线式结构、交叉开关结构、多端口存储器结构和开关枢纽式结构。PCI是目前微型机上广泛采用的内总线，用于计算机各组成部分(CPU、内存、接口等)的连接。9.两个同符号的数相加或异符号的数相减，所得结果的符号位 SF和进位标识 CP进行_运算为 1时，表示运算的结果产生溢出。A与 B或 C 与非 D异或（分数：1.00）A.B.C.D. 解析：解析 这一类型的题目考查的知识点是补码的运算及其溢出。在确定了运算的字长

44、和数据的表示方法后，数据的范围也就确定了。一旦运算结果超出所能表示的数据范围，就会发生溢出。发生溢出时，运算结果肯定是错误的。当两个同符号的数相加(或者是相异符号数相减)时，运算结果有可能产生溢出。常用的溢出检测机制主要有进位判决法和双符号位判决法。(1)双符号位判决法若采用两位表示符号，即 00表示正号，11 表示负号，则溢出时两个符号位就不一致了，从而可以判定发生了溢出。这需要通过异或运算判别。(2)进位判决法令 Cn-1表示最高数值位向最高位的进位，C n表示符号位的进位，则 Cn-110.阵列处理机属于_计算机。ASISD BSIMD CMISD DMIMD（分数：1.00）A.B.

45、C.D.解析：解析 按指令流和数据流的不同组织方式，将计算机体系结构分为单指令流单数据流(SISD)、单指令流多数据流(SIMD)、多指令流单数据流(MISD)和多指令流多数据流(MIMD)。阵列处理机又称并行处理机，它将大量重复设置的多个处理单元(PU)按一定的方式连成阵列，在单个控制部件(CU)的控制下，对分配给自己的数据进行处理，并行地完成同一条指令所规定的操作。可见阵列处理机是一种单指令流多数据流(SIMD)计算机，通过资源重复实现并行。目前，主要的并行技术有并行处理机技术和多处理机技术。其中并行处理机(阵列处理机)是以 SIMD方式工作的(参见表 1-2)，它主要用于向量和阵列等规整

46、数据结构的科学计算与工程计算。11.相连存储器的访问方式是_。A先进先出访问 B按地址访问 C按内容访问 D先进后出访问（分数：1.00）A.B.C. D.解析：解析 相连存储器是一种按内容访问的存储器。其工作原理是把数据或数据的某一部分作为关键字，将该关键字与存储器中的每一单元进行比较，找出存储器中所有与关键字相同的数据字。12.现有四级指令流水线，分别完成取指、取数、运算和传送结果四步操作。若完成上述操作的时间依次为 9ns、10ns、6ns、8ns，则流水线的操作周期应设计为_。A6 B8C9 D10（分数：1.00）A.B.C.D. 解析：解析 流水线技术平均时间取决于流水线中最慢的操

47、作，所以流水线的操作周期应设计为时间最长的步骤的时间。13.单指令流多数据流计算机由_。A单一控制器、单一运算器和单一存储器组成B单一控制器、多个执行部件和多个存储器模块组成C多个控制部件同时执行不同的指令，对同一数据进行处理D多个控制部件、多个执行部件和多个存储器模块组成（分数：1.00）A.B. C.D.解析：解析 Flynn 分类法将计算机体系结构分为四种，它们分别是 SISD(单指令流单数据流)、SIMD (单指令流多数据流)，MISD(多指令流单数据流)和 MIMD(多指令流多数据流)。根据 SIMD的特点，我们可知，单指令流多数据流计算机是由一个控制器控制，多个执行部件和多个存储块

48、对多个数据流进行计算的。某计算机有 14条指令，其使用频度分别如图 1-4所示。（分数：2.00）(1).A3 B4 C5 D6（分数：1.00）A.B. C.D.解析：(2).A2.8 B3.4 C3.8 D4.2（分数：1.00）A.B. C.D.解析：解析 在使用等长码设计指令操作码时，二进制编码的码长必须能表示所设计的指令，而且各指令操作码的长度是一样的。由于 3位编码只能表示 8条指令，所以 14条指令需 4位编码来表示，故用等长编码时，其编码的平均码长为 4位。在采用只有两种码长的扩展操作码编码时，应根据表中所给出的指令使用频度分成两组，将使用频度高的6条指令用 3位编码来表示。3 位编码可编出从 000到