1、U DC 6 2 1. 3. 049. 77 : 00 1. 4 L 55 B 中华人民共和国国家标准作17集成电路术语Terminology for integrated circuits 1988-05-19发布1988-10-01实施国东3标准局发布目次1 基础术语.( 1 ) 2 数字集成电路.，( 7 ) 3 模拟集成电路.，(26) 共接口集成电路.(36) 5 1昆合集成电路及其他.，(58) 附录A组合集成电路和时序集成电路凡例(参考件)，.，(62) 附录B中文索引(参考件).(74) 附录C英文索引(参考件).(86) 中华人民共和国国家标准集成电路术语Terminolog
2、y for integrated circuits U!)C G 2 1. 3. 0 4 9. 7 7 : 001.4 GB 9178-88 本标准规定了集成电路的生产制造、工程应用和贸易等中使用的基本术语。本标准适用于与集成电路有关的生产、工程、科研、教学和贸易等。1 基础术语1 . 1 通用术语1 . 1 . 1 微电子学microelectronics 高度小型化电子线路的构成和应用的学科。1 . 1 . 2 微电路microcircuit 具有高密度等效电路元件和(或部件，并可作为独立件的微电子器件。注:微电路可以是微型组件或集成(微)电路。1 . 1 . 3 集成电子学integra
3、ted electronics 集成电路的设计、制造和使用的工艺和技术。1 . 1 . 4 集成电路integrated circuit 将若干电路元件不可分割地联在一起，并且在电气上互连，以致就规范，试验、贸易和维修而言，被视为不可分割的一种电路。注2本定义的电路元件没有包封或外部连接，并且不能作为独立产品规定或销售。1 . 1 5 集成微电路integrated microcircuit 将若干电路元件不可分割地联在一起，并且在电气上互连，以致就规范、试验、贸易和维修而言，被视为不可分割的一种微电路。注z见1.1. 4中注。在不会误解的情况下，术语集成微电路可简写为集成电路。为了说明制造具
4、体集成电路所应用的技术，可进一步采用限定语。例如g一半导体单片集成电路;一一半导体多片集成电路;一一薄膜集成电路g国家标准局1988-05-19批准1988-10-01实施GB 9178-88 一二7厚膜集成电路:混合集成电路。1 . 1 . 6 微型组件micro - assembly 由各种独立制造，并能在组装和封装前进行测试的元件和(或集成微电路组成的微电路。注:本定义的元件有包封和外部连接，而且可作为独立产品来规定和销售。为r说明制造具体微型组件所应用的技术，可进一步采用限定语。例如:半导体多片微型组件:一分tL元器件微型组件。1 . 1 . 7 半导体器件semiconductor
5、device. A毛本特性是由于载流子在半导体内流动的器件。1 . 1 . 8 电路元件circuit element ;在集成电路中完成某种电学功能的无师、或有源元件。1 . 1 . 9 有源元件acti ve elemen t 一种主要对电路提供整流、开关和放大功能的(电路)元件。注:有i局J巳于在电路巾，也可以起到电阻和电容的作用，或者是将外部能量从一种形式转化为另一种形式。例如:二极管、晶体管、半导体集成电路、光敏半导体器件和光发射半导体器件等。1 . 1 . 1 0 无源元件passive element 对电路功能起电阻、电容或电感，或是它们组合作用的元件。注:例如电阻器、电容器、
6、电感器等。1.1.11 (半导体器件的)引出端terminal (of semiconductor device) 现定的外部可用连接点。1 . 1 . 1 2 空引出端blank terminal 无内部连接，可用作外部连线的支撑而对器件功能无影响的引出端。倘若(通过外连线)在此端施加电压，则不超过此电路的最高电i原电压额定值4注:缩写形式为NC(无内部连接)。如果允许施加较高电压应注明。1 . 1 . 1 3 非可用引出端non - usable terminal 正常应用时不应使用，且其可有或可无内部连接的引出端。2 注:缩写形式为NU。1 . 1 . 1 4 电报electrode G
7、B 9178-88 半导体器件的规定区域与连引出端的内引线之间的提供电学联接的部分。1 . 1 . 1 5 功能框图functional- block diagram 按功能表示复杂集成电路内部基本单元结构的图。1 . 1 . 1 6封装外形图package outline dra wing 规定尺寸特征和机械互换性要求等有关特征的封装图形。1 . 2 器件类型1 . 2. 1 微电路模块microcircuit module 为实现一种或多种电路功能而设计和制造的微型组件或微电路与分立J器件的组件。在规范特性试验、贸易和维修上，它是一个不可分割的整体。注:为说明制造具体电路所应用的技术，可进
8、一步采用限定语，这在混合集成电路情况下更为需要。1 . 2. 2 半导体集成电路semiconductor integrated circuit 在半导体内部和上面形成元件并互连的集成电路。1 . 2. 3 单片集成电路monolithic integrated circuit 全部元件制作在一块半导体芯片上的集成电路。1 . 2. 4 多片集成电路multichip integrated circuit 一个封装体内仅装有两个或多个半导体芯片的集成电路。1 . 2. 5 膜集成电路film integrated circuit 元件和互连均以膜形式在绝缘基片表面上形成的集成电路。膜元件可以是
9、有源或无源的。1 . 2. 6 混合集成电路hybrid integrated circuit 由半导体集成电路与膜集成电路的任意组合，或由任何这些电路同分立元件的任意组合形成的集成电路。1 . 2. 7 双极型集成电路bipolar integrated circuit 以双极型晶体管为基本有源元件构成的集成电路。1 . 2. 8 金属-氧化物半导体集成电路(MOSIC)metal- oxide - semiconductor integrated circuit ( MOSIC) 3 GB 9178-88 以金属-氧化物一半导体场效应晶体管为基本有源、元件构成的集成电路。1 . 2. 9
10、数字集成电路digital integrated circuit 在输入端和输出jL用数字信号工作的集成电路。注:在这个定义巾，输入端和输出端不包括静态电源。在一些数字电路中，例如某些类型的非稳态电路，不必有输入端。当不会误解时，集成可从术语中省略。1.2.10模拟集成电路anaiogue integrated circuit 对表示连续物理量的电流或电压进行放大、转换、调制、传输、运算等的集成电路。它可分为字是性集成电路和非线性集成电路。注:见1.2.9注。1 . 2. 1 1 接口集成电路interface integrated circuit 以其输入端和输出端来连接电子系统中电信号互不
11、相容的各个部分的集成电路。注:输入和输出信号可以是下述形式中的任一种2a.数字输入，模拟输出:b .模拟输入，数字输出gc .数字输入，数字输出;d .模拟输入，模拟输出。在第c种形式中输入数字信号电平和输出数字信号电平不同。见1.2. 9注。1 . 2. 1 2 存贮器集成电路integrated circuit memory 由存贮单元组成，通常还包括一些相关电路，如地址选择器、放大器等的集成电路。注:见1.2. 9注。1 . 2. 1 3 微处理器集成电路integrated circuit microprocessor 一种具有以下功能的集成电路:a.能够按编码指令操作:b .能够按指
12、令接收用于处理的和或存贮的编码数据:能够按指令对输入数据及存贮在电路内寄存器的和(或外存贮器的有关数据进行算术逻辑运算;能够按指令发送编码数据zc .能够接收和或发送用以控制和或描述微处理器集成电路的操作或状态的信号。注:这些指令可以是输入、固定或保存在一个内存贮器中的。见1.2. 9注c1 . 3 材料及工艺1 . 3. 1 晶片圄片4 GB 9178-88 wafer 一种半导B体材料或将这种半导体材料沉积到衬底上面形成的薄片或庸平困片，在它上面可同时制作出一个或若干个器件，然后将它分割成芯片。1 . 3. 2 芯片chip (die) 从含有器件或电路阵列的晶片上分割的至少包含有一个电路
13、的部分。1 . 3. 3 衬底substrate 在其表面和内部制造器件或电路元件的材料。1 . 3. 4 基片substrate 对膜电路元器件和或外贴元器件形成支撑基体的片状材料。1 . 3. 5膜fihn 用任何淀积工艺在国体基片上形成的固体层。1 . 3. 6 平面工艺planar technique 采用掩膜扩散、金属化、光刻等技术，在衬底上制造元器件和电路的过程。1 . 3. 7 外延工艺epitaxy technique 在衬底上生长一层与衬底有相同或相近晶相的半导体材料的过程。1 . 3. 8 光刻工艺photolithography technique 利用曝光、显影、刻蚀等
14、技术，在表面涂敷有光致抗蚀剂膜的晶片上，制作出所需图形的过程。1 . 3. 9 真空蒸发vacuum evaporation 在真空中将材料加热，并使其蒸发淀积在其他材料表面上形成膜的过程。1 . 3. 1 0 扩散工艺diffusion technique 将杂质原子扩散到半导体晶体中，在该晶体中形成P型或N型电导率K域的过程。1.3.11 离子注入ion implantation 将被加速的离子注入到半导体晶体中，在该晶体中形成P型、N型或本征导电区。1.3.12溅射sputtering 利用辉光放电中气体离子的轰击使电极材料释出，井淀积在其他材料表面上形成膜的过程。1.3.13 金属化5
15、 GB 9178-8b metallization 淀积一层金属膜，并制作布线图形，从而形成所需内连线等的过程。1 . 3. 1 4 表面钝化surface passivation 在P区、N区和PN结形成以后，在半导体表面生长或涂敷一层保护膜的过程。1 . 3. 1 5保护涂层protective coating 涂在电路元件表面作为机械保护和防止污染的绝缘材料层。1 . 3. 1 6 引钱键合wire bonding 为了使细金属丝与芯片上规定的金属化区或底座上规寇的区域形成欧姆接触，而对它们施加应力的过程。1 . 3. 1 7 封装encapsulation 为抵抗机械、物理和化学应力，
16、用某种保护介质包封电路和元器件的通用工艺。1 . 3. 1 8 灌封embedding 采用能够固化的树脂对电路、组件的主体进行埋置的过程。例如:一铸塑;-尧j崔:一漫涂:一连续模压1 . 3. 1 9 外壳封装package (case) 集成电路的全包封或部分包封体。它提供:一机械保护;一一环境保护;一一外形尺寸。外壳可以包含或提供引出端，它对集成电路的热性能产生影响。1 . 3. 20底座header 封装体中用来安装半导体芯片的部分。1 . 3. 21 机械标志mechanical index 自动操作时提供方位的特征(例如键、凹槽、V形槽口、平面、细向槽、凹陷等)。注:通常作为鉴别第
17、一引出端位置的参考特征的引出端识别标志与此标志重合。1 . 4 检验和特性6 GB 9178-88 1 . 4. 1 检验inspection 用测量、检查、试验或其他方法，把单位产品与要求条件对比的过程。1 . 4. 2 筛选screemng 为了检测并剔除潜在的失妓，对一生产批中的全部产品所作的检验或试验。1 . 4. 3 能力鉴定电路(CQC)capability qualifying circuit (CQC) 用来部分或全面的评价申报能力的一种试验样品。它可以是专门设计的试样，或是正常生产的电路，也可以是以上两种情况的结合。1 . 4. 4 加速试验accelerated test
18、为缩短试验时间，在不改变失效机理的条件下，用加大应力的方法所进行的试验。注:通常可分为恒定应力、步进应力和序进应力试验。1 . 4. 5 最坏情况条件(对单一特性)worst - case condition (or a single characteristic) 分别从规定的范围内选择出来的，并同时施加这些条件，使得对所考虑的特性产生最不利的值。1 . 4. 6 静态参数static parameters 用来表示集成电路和元器件直流特性的电参数。例如:直流电压、直流电流或直流电压比、直流电流比，或直流电压与直流电流之比。1 . 4. 7 动态参数dynamic parameters 用来
19、表示集成电路和元器件交流特性的电参数。例如:电压或电流的方均根值及其随时间变化的值或它们之间的比。2 数字集成电路2. 1 组合集成电路和时序集成电路2. 1 . 1 通用术语2. 1 . 1 . 1 数字信号digital signal 不重叠值域为有限的随时间变化的物理量，用来传输或处理信息的。注:物理量可以是电流、电压或阻抗等。为方便起见，每一值域可用单一数值表示，例如标称值。2. 1 . 1 . 2 二进制信号binary signal 仅有两个可能值域的数字信号。7 GB 9178-88 注:见2.1. 1. 1注。2.1.1.3 (二进制信号的)低值域low range (of a
20、 binary signal) 二进制信号的最低正电平最低负电平范围。注:通常用L一一值域表示这一范围，以及用L一一电平表示这一范围内的任意电平。2.1.1.4 (二进制信号的)高值域high range (of a binary signal) 二进制信号的最高正电平最高负电平范围。注:通常用H一一值域表示这一范围，以及用H一一电平表示这一范围内的任意电平。2. 1 . 1 . 5 输入端input terminal 在其上施加信号，可直接改变电路输出组态输出图形)，或通过改变电路对真他引出端的响应方式，间接改变电路输出组态输出图形的引出端。2. 1 . 1 . 6 三态输出three -
21、state output 在高电平和低电平时里相对的低阻抗的源点或汇点，且在适当的输入条件F提供近似于开路的高阻态的二进制电路的输出。汪:在功能表和功能时序)图中，用Z表示高阻态。2.1.1.7 飞二进制电路的)输入组态(输入图形input configuration Ci nput pattern) (of a binary circuiO 在给定瞬间，输入端上低电平和高电平的组合。2.1.1.8 (二进制电路的)输出组态输出图形output configuration (output pattern) (of a binary circuit) 在给寇瞬间，输出端上低电平和高电平的组合。注
22、:在不会混淆的情况下，可以用指定的输出端(参考输出踹)上的信号电平(低电平或高电平)表示输出组态L输出图形。2. 1 . 1 . 9 功能表function tah!e 一种指明数字电路输入端和输出端上的数字信号值之间必需的或可能的关系，而这些数字信号值叉是直接用电参量值或已规定电学含义的符号(例如二进制电路的L和H)来表示的表达方法。通常:一表中各列给出数字电路拘一个输入端或一个输出端上的数字信号值;一一表中各行给出在各)输入端上的数字信号的?组值，以及在(各)输出端上所产生的数字信号的结果值;一一如果输出端上的数字信号值是不确定的，则应用间号表示:一一如果输入端1:的数字信号值不起作用，则
23、应用符号L/ H或X表示。2.1.1.10真值表(用于数字变量间的关系)8 GB 9178-88 truth table (for a relation between digital variables) 一种用表格的形式给出一个或多个数字自变量与一个或多个数字因变量之间的逻辑关系;即对于数字自变量值的各种可能组合，能给出相对应的数字因变量值的表示方法。注:需要区分功能表与真值表字变量值完成几种不同的逻辑操作。2. 1、1. 1 1 鼓励excitation 一种输入组态输入图形)，或输入组态输图形的变化。其作用能够直接或与已存在的预备状态一起使电路改变输出组态输出图形变化;或者将电路置于预
24、备状态:或者取消或改变已存在的预备状态。注:给定激励的再现或反复未必声生相同的结果。某些情况下，激励便已建立的输出组态输出图形保持不变。2.1.1.t2 (时.序电路数字输入倍号的)有效电平active level (of a digital input signal to a sequential circuit 能产生激励的数字输入信号电平。2.1.1.13 (时序电路数字输入信号的)有效转换active transition (of a digital input signal to a sequential cir- cuit) 一种数字输入信号从一个电平到另一个电平，并能产生激励的转
25、换。注:有效转换也可能受信号斜率的限制。2.1.1.14 (时序电路的)稳定输出组态输出图形7stable output configuration C output patte:rn) circuit) (of a sequential 一种在产生它的激励或维持它的任何骂他i鼓励被非激励的输入组态输入图形代替后，或者在没有激励的情况下，仍保持不变的电路输出组态输出图形。注:任何由于不希望的电容、存贮时间和传输时间等作用而造成短时间的输出组态输出图形不予以考虑。2.1.1.15 (时序电路的)伪稳定输出组态输出图形pseudo - stable output configuration C o
26、utput pattern) (of a sequential circuit) 一种在产生它的激励或维持它的其他激励被非激励的输入组态(输入图形代替后，则不再继续存在的输出组态输出图形10注:见2.1. L 14注。2.1. 1. 16 (时序电路的)亚稳定输出组态输出图形meta - stable output configuration C output pattcrn) (of a sequential circuiO 一种施加适当的激励之后，只在有限的延续时间内存在的输出组态L输出图形。注:亚稳定输出组态(输出图形的延续时间，取决于电路设计以及产生这种输出组态输出9 GB 9t78-
27、88 图形的激励的持续时间，还可能受后续激励的影响)。见2.1. 1. 14注。2.1.1.17 功能(时序)表function (sequential) matrix 一个列有若干输入，并对于每一输入组态可给出可能的输出组态，且在其上可直接读出从每一特定的输入组态向任意真他输组态转换时产生的输出组态的表。注:适当时用附加的数据或对所涉及的时间条件(例如2输入电平的转换时间，输入组态到产生预期的新的输出组态间的延迟时间)的说明来完善功能(时序)表。2.1.1.18预备输入端preparatory input terminal. 一种在其上施加数字信号能够改变电路对其他输入端上的信号的响应，同时
28、又不直接引起电路输出组态输出图形变化的输入端。2.1.1.19 允许输入enable input 有效时允许一个或多个规定操作开始执行的输入。注:允许.信号可以是这样:a .信号维挎在规定电平上时，允许完成一个或多个操作。或者b .锁存操作，去掉允许信号以后，操作同样继续。允许是一个通用术语.需要时可以用适当的补充说明限定它。2.1.1.20 片允许输入chip - enable input 一种当其无效时集成电路进入降功率的准备模式的允许输入。2.1.1.21 片选输入chip - select input 一种当其无效时阻止向集成电路输入数据和从集成电路输出数据的允许输入。2.1.122
29、输出允许输入output enable input 一种当其无效时阻止从集成电路输出数据的允许输入。注:当没有允许输入时，输出端若要呈现低电平、高电平或悬空(高阻抗)态，取决于电路的特殊设计。2.1.1.23 写允许输入write - enable input 一种当真有放时允许数据进入存贮器的输入。2.1.1.24 禁止输入disable input; inhibit input 一种当真有效时阻止一个或多个规定操作继续进行的输入。注:这是强调互补或相反方向的允许输入的替换词。A l GB 9178-88 允许输入无效时，禁止或阻止允许输入有效时允许的操作;相反地，禁止输入无效时，允许进行禁
30、止输入有效时被阻止的操作。21.1.25 电平工作输入level- operated input 一种只要其保持在有效电平就连续呈有效的(引起激励的)输入。2.1.1.26转换工作输入transition - operated input 一种只有在两个转换方向之一时才有效的(引起激励的)输入;或只有从一个电平到另一个电平的转换速率足够大时才引起激励的输入。2.1.1.27置位set a .使计数器进入对应于规定数的状态。b .将存贮器件置入通常不表示零的规定状态。注:与复位相反。2.1.1.28 复位reset a .使计数器进入对应于规定的起始数的状态。b.将存贮器件恢复到规定的不必一定表
31、示零的起始状态。注:与置位相反。2.1.1.29 时钟脉冲clock pulse 数字信息处理系统中具有确定周期的脉冲序列。注:由于作用于不同电路，可分别称为触发脉冲、同步脉冲、计数脉冲、移位脉冲或取样脉冲等。2.1.1.30 正逻辑positive logic 高值域用1 表示，低值域用表示，0 的逻辑。2.1.1.31 负逻辑negative logic 低值域用.1 .，表示，高值域用表示0的逻辑。2. 1 . 2 电路类型2. 1 . 2. 1 数字电路digital circuit 见1.2. 9。2. 1 . 2. 2 二进制电路binary circuit 设计为用二进制信号工作
32、的数字电路。注:二进制信号的各对值域，在不同引出端上可以是不相同的。2. 1 . 2. 3 组合(数字)电路11 GB9178-88 combinatorial ( digital) circuit 对于输入端上数字信号的每一种可能的组合，输出端上仅存在f种相对应的数字信号组合的数字电路。2. 1. 2.4 时序:数字)电路sequential (digitaO circuit 在其中输入端上至少存在一种数字信号组合，对应于这一数字信号组合，输出端上存在一组以上的相对应的数字信号组合的数字电路。注2输出端上的这些组合取决于先前的状态(由内部存贮、延迟等决定。2.1.2.5 基本组合电路elem
33、entary combinatorial circuit 只有一个输出端，并当加到各输入端上的信号全部为高电平或全部为低电平，输出信号才能具有在功能表中仅出现一次值的二进制组合(数字)电路。注:由于(在功能表中仅出现一次的)输出信号的值可以是高电平，也可以是低电平，所以共有四类基本组合电路。按黑布尔f数二进制值。和1对应信号值L和H的赋值，可以用四类基本组合电路完成与、或、与非、或非的逻辑操作。非基本组合电路可由连接着干基本组合电路或连接若干带反相器的基本组合电路构成。2. 1 . 2. 6 双稳态电路bistable circuit 早有两个稳定输出组态输出图形的时序电路。.注:根据有效的伪
34、稳定和亚稳定输出组态输出图形的数目和种数，并根据从一种稳定输出组态(输出图形转变为另一种稳定输出组i态(输出图形所需要施加适当激励的数目，可以将这种概括的分类进一步划分成小类。可用参考输出端上的低电平或高电平表示双稳态电路的稳定输出组态(输出图形。作为般术语所使用的双稳态电路术语，包括了只有两个稳定输出组态的时序电路的全部范围。对于任意种类的双稳态电路，在不造成混淆或不引起误解的情况下，都可以单独使用这一术语。实际上，简略术语双稳态电路通常用于单激励双稳态电路。2.1.2.6.1 边沿触发(转换工作双稳态电路edge - triggered ( transition - operated) b
35、istable circuit 有一个或多个转换工作输入端的双稳态电路。2.1.2.6.2 脉冲触发双稳态电路pulse - triggered bistable circuit 要求在其预备输入端上建立一个相对于触发输入端施加第一次转换信号的信号，并使该信号保持到相对于在同一触发输入端上第二次能使输出改变状态的转换信号发生的双稳态电路。注:这一定义不排除最小建立时间和或保持时间可能是负的。2.1.2.6.3 数据锁定双稳态电路12 GB9178-88 data一lock- out bistable circuit 要求在其预备输入端上建立并保持一个对于触发输入信号转换，不使输出改变状态的信号
36、的双稳态电路。2. t. 2. 7 单稳态电路monostabe crcuit 只有一个稳定输出组态输出图形的时序电路。注:上面给出的定义是最一般的形式。按目前习惯，单稳态电路术语是指除稳定输出组态输出困形以外，至少还有一种亚稳定输出组态(输出图形。一般这种电路可以有一个或多个亚稳定和(或伪稳定输出组态输出图形。2.1.2.8 扩展电路expander circuit 用来增加电路同等作用输入端的数量，而又不改变相连电路功能的辅助电路。2. 1 . 2. 9 二进制反相器binary in verter 仅在一个输入端和一个输血端，并在其输入端的信号LCH)值能使输出端产生信号H(L)值的二进
37、制电路。2.1.2.10 主从电路master - slave arrangement 由其中之一称为从电路来再现另一称为主电路输出组态的两个双稳态电路组成的电路。其主电路到从电路的信息传输借助于适当的信号实现。2. 1. 2.11 寄存器register 由可接收、贮存和取出信息的双稳态电路组成的电路。注:寄存器可成为其他存贮器的部分，并且有规定的容量。2.1.2.12 移位寄存器shift register 借助适当的控制信号，能够在相邻的保持一定次序的双稳态电路之间传送信息的寄存器。2.1.2.13 计数器counter 允许所贮存的数加或减包括单位.1 .在内的给定常数的时序电路。2.
38、 1. 2.14 数宰译码器(集成电路)digital decoder (integrated circuit) 由逻辑元件(或等效元件)组成，能按照输入信号组合选择一条或多条输出通道的电路。2. 1. 2.15 编码器e.ncoder 将一种信息表示方式转换成另一种信息表示方式的组合电路。该电路有多个输入端和13 GB 9178-88 多个输出端，当其中一个输入端有信号输入时，输出端上就有一组相对应的信号输出。2.1.2.16 全加器full adder 一种具有三个输入端，即被加数(A)、加数(B)以及从另外数位送来的进位数字(CI) ;以及两个输出端，即不作为进传的和()以及新的进位 h
39、old voltage 15 GB9178-88 在输入端施加规定的正向(输入)阔电压时，通过该输入端的电流。2.1.3.14 负向(输入)阑电压下输入电流input current at negative - going ( input ) threshold voltage 在输入端施加规定的负向(输入)间电压时，通过该输入端的电流。2.1.3.15 电源电流supply current 在规寇条件下，由电源供给电路的电流。2.1.3.16 (双极型数字电路的)输入负载系数input loading factor (of a bipolar digital circuit) 一种用数字电路
40、的一个地也输入端上的输入电流.与被选作参考负载的特寇电路的输入电mt之比而得到的系数d注:选1t参考负载时.应尽可能使输入负载系数为整数。2.1.3.17 (双极型数字电路的)输出负载能力output loading capability ( of a bipolar digital circuit) 一种用数字电路的一个规忘输出端的最大输出电流与被选作参考负载的特定电路的输入电流之比飞注:这样参考负执时.应尽可能使输出负载能力为整数。2.1.3.18建立时间set - up time 从地走的输入端比1m1二需保畔的信号开始，到另一-输入端i二接抒发生规定的有放转换之间的时间!ElHMiE:
41、建tLt- ;:fJ祉通过两个信号在信号电平过渡区内，其数值等于规孟值的时间l同隔来测量的。建立时间是两个信号之间的实际时间间隔.目I能不足以获得预期结;晨，将能保证数字电路正确工作的最短时间间隔规忘为最小值建立时间可以有负值，这种情况下的最小限确定一个最长时间间隔(有效转换到施加另一信号).在这段时间内保证数字电路是正确E作的。2.1.3.19保持时间hold time 在一规定的输入端上发生有效转移之后，而在另一规寇的输入端上的信号仍保恃不变的时间间隔川注:保恃时间是通过两个信号在信号电平过渡区内.Jt数值等于规在值的时间问隔来iIJ璋的J保f守时间是两个信号之间的实际时|时间隔，可能不足
42、以获得预期结果，将能保证数字电路丘确E作的最知时间间隔规定为最小值。保件时iujnf以有负值，这种情况下的最小限确定个最长时间间隔(有效转换到施加l另一信号J，在这段时间内保证数字电路是正确工作的。2.1.3.20分辨时间resolution time 施加在|日l一输入瑞t的一个输入脉冲的终止到F一脉冲的开始之间的时间间闹。16 GB9178-88 注:分辨时间是通过输入信号在信号电平过渡区内其数值等于规定值的时间间隔来测量的。分辨时间是两个脉冲之间的实际时间间闹，可能不足以保证识别两个脉冲.将能保证数字电路正确工作的最短时间间隔规定为最小值。2.1.3.21 高电平到低电平低电平到高电平传
43、输时间tpHt CtPLH) high - level to low -Ievel C10w一levelto high 一level) propagation time t pH L C t PLH ) 当用规定类型的典型器件驱动被测器件和作被测器件的负载，输出向低电平高电平丁变化时，输入脉冲与输出脉冲上规定参考点之间的时间间隔。注:某些情况下，为测试方便，可以用等效网络代替驱动电路和负载电路.而这些网络必须加以规寇。一般将输入低值域上限和输入高值域下限的平均值作为规定参考电平。2.1.3.22 高电平到低电平低电平到高电平转换时间THL C tTLH) high - level to low
44、 - level C low一levelto high一level)transition time THL CTLH) 规定的输入信号通过特定网络加于电路，且输出接另外的特定网络作为负载，输出向低电平商电平变化时，输出脉冲沿上规定参考点之间的时间间闹。2.1.3.23 允许时间enable time 允许信号在过渡区上的规定点到表示预期工作开始的输出波形上规定点之间的时间间闹。2.1.3.24禁止时间disable time 禁止信号在过渡K上的规定点到表示受影响的操作终止的输出波形上规定点之间的时间间隔2.1.3.25 (三态输出的)输出允许时间output enable time (of
45、a three - state output) 当三态输出由自阻态截止态转变到规定的有放电平(高或低)时，在输入和输出电压波形上规定参考点之间的时间间隔。2.1.3.26 (三态输出的)输出禁止时间output disable time ( of a three - state output) 当三态输出从现寇的布效电平(高或低)转变到高阻态(战止态、时.在输入和输出电压破形上规定参考点之间的时间间闹。2.1.3.27 脉冲宽度pulse duration (width) 脉冲破形在两个过渡区上规定参考点之间的时间间隔。2.1.3.28有效时间valid time 在输出信号是有效的，或者输入
46、信号必须是有放的期间的时间faJI恼。17 。B9178-882.1.3.29 输出数据有效时间output data - valid time 随着输入条件的变化，输出数据待续在效期间的时间间隔，且在此间隔的终点引起输出数据的改变32.1.3.30 (二进制电路的)等效输入输出电容equivalent input Coutput) capacitance (of a binary circuit 作为之进制电路输入输出阻抗中的容性成分，在数字信号波形上起等效分立电容器作用的电容。2.2 存贮器集成电路2. 2. 1 通用术语2.2.1.1 存贮器集成电路integrated circuit
47、memory 见1.2. 120 2.2.1.2 存贮单元memory cell C memory element) 个数据位已进入或能进入、已存贮或能存贮以及能从中取出的存gr-最小区域。2. 2. 1 . 3 数据存贮区storage zone of data 存贮器内包含一个或几个存贮单元的小区，它是存贮器可供选择的最小部分。注:数据存贮区的内容通常称为.字2.2.1.4 地址address 识圳特定数据存贮l泛的一组二进制位。或.为在特定数据存贮区存取而施加于输入端的适当电信号。2. 2. 1 . 5 破坏性读出destructive readout 使存贮信息从其i卖出的存mi:消失的读出过程。2. 2. 1 . 6 字块block 存贮器地址的一个连续范围。注:该范围所包括的地址数通常等于2飞2. 2. 1 . 7 擦除erass 从存贮器中去除信息的过程。2. 2. 1 . 8 按位编排bit - oriented
