1、计算机学科专业基础综合组成原理-7 及答案解析(总分：97.00，做题时间：90 分钟)一、单项选择题(总题数：16，分数：48.00)1.“总线忙”信号由_建立。（分数：3.00）A.获得总线控制权的设备B.发出“总线请求”的设备C.总线控制器D.CPU2.在速度不同的设备之间传送数据_。（分数：3.00）A.必须采用同步控制方式B.必须采用异步控制方式C.可以选用同步方式，也可选用异步方式D.必须采用应答方式3.挂接在总线上的多个部件_。（分数：3.00）A.只能分时向总线发送数据，并只能分时从总线接收数据B.只能分时向总线发送数据，但可同时从总线接收数据C.可同时向总线发送数据，并同时从
2、总线接收数据D.可同时向总线发送数据，但只能分时从总线接收数据4.总线从设备是_。（分数：3.00）A.掌握总线控制权的设备B.申请作为从设备的设备C.被主设备访问的设备D.总线裁决部件5.波特率表示传输线路上_。（分数：3.00）A.信号的传输速率B.有效数据的传送速率C.校验信号的传输速率D.干扰信号的传输速率6.不同信号在同一条总线上分时传送的方式称为_。（分数：3.00）A.总线复用方式B.并串行传送方式C.并行传送方式D.串行传送方式7.对于挂在总线上的设备或模块，下列说法中正确的为_。（分数：3.00）A.从方是输入数据的设备或模块B.主方是输出数据的设备或模块C.未取得控制权的从
3、设备或模块也为主方D.未取得控制权的主设备或模块也可为从方8.对于总线仲裁，下列说法中正确的为_。（分数：3.00）A.在总线争用时，具有决定控制权的设备或模块B.在总线争用时，决定具有控制权的设备或模块C.在总线争用时，具有决定控制权的设备或模块的过程D.在总线争用时，决定具有控制权的设备或模块的过程9.总线分配给当前最高优先级的主设备使用_。（分数：3.00）A.以确保每次可以有多个主设备占用总线，但在同一时间里只有一个从方B.以确保每次可以有多个主设备占用总线，但在同一时间里可以有一或多个从方C.以确保每次只有一个主设备占用总线，但在同一时间里可以有一个或多个从方D.以确保每次只有一个主
4、设备占用总线，但在同一时间里只有一个从方10.现行 PC 的主要系统总线是_。（分数：3.00）A.PCI 总线和 EISA 总线B.ISA 总线和 VESA 总线C.ISA 总线和 AGP 总线D.PCI 总线11.对分布式仲裁而言，下列说法中正确的为_。（分数：3.00）A.虽然没有中央仲裁器，但每个潜在的主方各有自己的仲裁号，没有各自的仲裁器B.它们有总线请求时，需要把它们唯一的仲裁号发送到中央的号码仲裁器C.比较结果，若仲裁总线上的号大，则该次总线请求没有被获准D.最后，获胜者的仲裁号将保留在中央号码仲裁器中12.在计算机单机系统中，早期总线结构的总线系统由_组成。（分数：3.00）A
5、.系统总线、内存总线和 I/O 总线B.数据总线、地址总线和控制总线C.内部总线、系统总线和 I/O 总线D.ISA 总线、VESA 总线和 PCI 总线13.在计算机总线结构中，三总线结构的计算机总线系统配置 3 组总线，即_。（分数：3.00）A.系统总线、I/O 总线和地址总线B.数据总线、控制总线和地址总线C.数据总线、ISA 总线和输入/输出总线D.处理机总线、PCI 总线和 EISA 总线14.在集中式总仲裁中，_方式响应时间最快。（分数：3.00）A.串行链式查询B.独立请求C.计数器定时查询D.分布式计数15.下列关于 PCI 总线的描述，错误的是_。（分数：3.00）A.PC
6、I 总线是一种与处理器无关的高速外围总线B.PCI 总线的基本传输机制是触发式传送C.系统中可以配置多条 PCI 总线D.PCI 总线不支持即插即用16.在链式查询方式下，越靠近控制器的设备_。（分数：3.00）A.得到总线使用权的机会越多，优先级越高B.得到总线使用权的机会越少，优先级越低C.得到总线使用权的机会越多，优先级越低D.得到总线使用权的机会越少，优先级越高二、综合应用题(总题数：14，分数：49.00)某微程序控制中，采用水平型直接控制微指令格式，断定方式。已知全机共有微命令 20 个，可判定的外部条件有 4 个，控制存储器容量为 12830 位。（分数：6.00）(1).设计出
7、微指令具体格式。（分数：3.00）_(2).画出该控制器结构框图。（分数：3.00）_某 CPU 数据通路为双总线结构，如下图所示。 （分数：9.00）(1).图中连线有误，画出修正错误后的连线图，不能改变原有的双总线结构。（分数：3.00）_(2).如要实现直接寻址方式，如何修改?（分数：3.00）_(3).描述指令 ADD addr，(R1)从取指令开始的实现过程。指令的功能为：(R1)+(addr)addr。要求每一条语句为一条微指令。（分数：3.00）_17.单总线 CPU 结构及其数据通路如下图所示，其中：AR 为地址寄存器，DR 为数据寄存器，MEM 为主存储器，R0R3 为通用寄
8、存器，PSW 为状态寄存器，Y、Z 为暂存寄存器，PC 为程序计数器，IR 为指令寄存器。（分数：3.00）_18.单总线 CPU 结构如下图所示，试写出加法指令 ADD R0，Offs(R1)的读取和执行流程。其中 R0 表示目的寻址为寄存器寻址；Offs(R1)表示源寻址为变址寻址，Offs 是偏移量，R1 是变址寄存器。 （分数：3.00）_19.原理性地说明 ADD R0，R1 指令格式和执行步骤。 （分数：3.00）_20.原理性地说明条件相对转移指令格式和执行步骤。 （分数：3.00）_21.指令按完成的功能不同可分成哪几类? （分数：3.00）_22.原理性地说明子程序调用指令的
9、指令格式和执行步骤。 （分数：3.00）_23.设计微程序控制器的控制器部件需要哪些步骤? （分数：3.00）_24.说明计算机的组合逻辑控制器和微程序控制器在组成和运行原理两个方面的异同之处，比较其优缺点。（分数：3.00）_25.使用组合逻辑的控制器设计控制器部件要经过哪几个阶段? （分数：3.00）_26.简述计算机控制器的功能和执行一条指令所需的步骤。 （分数：3.00）_27.简述计算机控制器的作用。 （分数：2.00）_28.某机有 8 条微指令 I 1 I 8 ，每条微指令所包含的微命令控制信号如下表所示。aj 分别对应 10种不同性质的微命令信号。假设一条微指令的控制字段为 8
10、 位，请安排微指令的控制字段格式。 I 1 I 8 微命令控制信号 微指令 微命令信号 a b c d e f g h i j I 1 I 2 I 3 I 4 I 5 I 6 I 7 I 8 （分数：2.00）_计算机学科专业基础综合组成原理-7 答案解析(总分：97.00，做题时间：90 分钟)一、单项选择题(总题数：16，分数：48.00)1.“总线忙”信号由_建立。（分数：3.00）A.获得总线控制权的设备 B.发出“总线请求”的设备C.总线控制器D.CPU解析：解析 在总线控制中，申请总线的设备向总线控制器发出“总线请求”，由总线控制器进行裁决。如果经裁决允许该设备使用总线，就由总线控
11、制器向该设备发出“总线允许”信号，该设备接收到后发出“总线忙”信号，用于通知其他设备总线已被占用。当该设备使用完总线时，将“总线忙”信号撤销，释放总线。2.在速度不同的设备之间传送数据_。（分数：3.00）A.必须采用同步控制方式B.必须采用异步控制方式C.可以选用同步方式，也可选用异步方式 D.必须采用应答方式解析：解析 在速度不同的设备之间进行数据传送，可以使用同步方式，也可以使用异步方式。异步方式主要用于在不同的设备间进行通信，如果两种速度不同的设备，使用同一个时钟信号进行控制，采用同步数据传送方式同样可以进行数据的传送，但是不能发挥快速设备的高速性能。3.挂接在总线上的多个部件_。（分
12、数：3.00）A.只能分时向总线发送数据，并只能分时从总线接收数据B.只能分时向总线发送数据，但可同时从总线接收数据 C.可同时向总线发送数据，并同时从总线接收数据D.可同时向总线发送数据，但只能分时从总线接收数据解析：解析 为了使总线上的数据不发生“冲突”，挂接在总线上的多个设备只能分时地向总线发送数据，即每个时刻只能一个设备向总线传送数据，而从总线接收数据的设备可有多个，因为接收数据的设备不会对总线产生“干扰”。4.总线从设备是_。（分数：3.00）A.掌握总线控制权的设备B.申请作为从设备的设备C.被主设备访问的设备 D.总线裁决部件解析：解析 主设备：获得总线控制权的设备。从设备：被主
13、设备访问的设备。5.波特率表示传输线路上_。（分数：3.00）A.信号的传输速率 B.有效数据的传送速率C.校验信号的传输速率D.干扰信号的传输速率解析：解析 波特率是码元的传输速率，指每秒通过总线传输的码元数。比特率是信息位传输速率，指每秒钟通过总线传输的有效信息量。6.不同信号在同一条总线上分时传送的方式称为_。（分数：3.00）A.总线复用方式 B.并串行传送方式C.并行传送方式D.串行传送方式解析：解析 串行传送是指数据的传送在一条线路上按位进行。并行传送是指每个数据位都需要单独一条传送线，所有的数据位同时进行传送。不同信号在同一条信号线上分时传送的方式称为总线复用方式。7.对于挂在总
14、线上的设备或模块，下列说法中正确的为_。（分数：3.00）A.从方是输入数据的设备或模块B.主方是输出数据的设备或模块C.未取得控制权的从设备或模块也为主方D.未取得控制权的主设备或模块也可为从方 解析：8.对于总线仲裁，下列说法中正确的为_。（分数：3.00）A.在总线争用时，具有决定控制权的设备或模块B.在总线争用时，决定具有控制权的设备或模块C.在总线争用时，具有决定控制权的设备或模块的过程D.在总线争用时，决定具有控制权的设备或模块的过程 解析：9.总线分配给当前最高优先级的主设备使用_。（分数：3.00）A.以确保每次可以有多个主设备占用总线，但在同一时间里只有一个从方B.以确保每次
15、可以有多个主设备占用总线，但在同一时间里可以有一或多个从方C.以确保每次只有一个主设备占用总线，但在同一时间里可以有一个或多个从方 D.以确保每次只有一个主设备占用总线，但在同一时间里只有一个从方解析：10.现行 PC 的主要系统总线是_。（分数：3.00）A.PCI 总线和 EISA 总线 B.ISA 总线和 VESA 总线C.ISA 总线和 AGP 总线D.PCI 总线解析：11.对分布式仲裁而言，下列说法中正确的为_。（分数：3.00）A.虽然没有中央仲裁器，但每个潜在的主方各有自己的仲裁号，没有各自的仲裁器B.它们有总线请求时，需要把它们唯一的仲裁号发送到中央的号码仲裁器C.比较结果，
16、若仲裁总线上的号大，则该次总线请求没有被获准 D.最后，获胜者的仲裁号将保留在中央号码仲裁器中解析：12.在计算机单机系统中，早期总线结构的总线系统由_组成。（分数：3.00）A.系统总线、内存总线和 I/O 总线B.数据总线、地址总线和控制总线 C.内部总线、系统总线和 I/O 总线D.ISA 总线、VESA 总线和 PCI 总线解析：13.在计算机总线结构中，三总线结构的计算机总线系统配置 3 组总线，即_。（分数：3.00）A.系统总线、I/O 总线和地址总线B.数据总线、控制总线和地址总线C.数据总线、ISA 总线和输入/输出总线D.处理机总线、PCI 总线和 EISA 总线 解析：1
17、4.在集中式总仲裁中，_方式响应时间最快。（分数：3.00）A.串行链式查询B.独立请求 C.计数器定时查询D.分布式计数解析：15.下列关于 PCI 总线的描述，错误的是_。（分数：3.00）A.PCI 总线是一种与处理器无关的高速外围总线B.PCI 总线的基本传输机制是触发式传送C.系统中可以配置多条 PCI 总线D.PCI 总线不支持即插即用 解析：16.在链式查询方式下，越靠近控制器的设备_。（分数：3.00）A.得到总线使用权的机会越多，优先级越高 B.得到总线使用权的机会越少，优先级越低C.得到总线使用权的机会越多，优先级越低D.得到总线使用权的机会越少，优先级越高解析：二、综合应
18、用题(总题数：14，分数：49.00)某微程序控制中，采用水平型直接控制微指令格式，断定方式。已知全机共有微命令 20 个，可判定的外部条件有 4 个，控制存储器容量为 12830 位。（分数：6.00）(1).设计出微指令具体格式。（分数：3.00）_正确答案：()解析：微命令 20 个，采用水平型直接控制，所以微命令字段需 20 位。控制器容量为 128，所以下址字段需 7 位。由于控制存储器的字长为 30 位，所以判别测试字段为 3 位，用译码控制。微指令格式下图所示。(2).画出该控制器结构框图。（分数：3.00）_正确答案：()解析：对应上述微指令格式的微程序控制器逻辑框图如下图所示
19、。其中微地址寄存器对应下址字段，P 字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器 OP 码、各状态条件以及判别测试字段所给的判别标志(某一位为 1)，其输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。 某 CPU 数据通路为双总线结构，如下图所示。 （分数：9.00）(1).图中连线有误，画出修正错误后的连线图，不能改变原有的双总线结构。（分数：3.00）_正确答案：()解析：修改后的数据通路如下图所示。 (2).如要实现直接寻址方式，如何修改?（分数：3.00）_正确答案：()解析：直接寻址方式是在指令的地址码部分直接给出主
20、存地址，所以原图中应有从 IR 的地址码部分到MAR 的通路。(3).描述指令 ADD addr，(R1)从取指令开始的实现过程。指令的功能为：(R1)+(addr)addr。要求每一条语句为一条微指令。（分数：3.00）_正确答案：()解析：指令 ADD addr，(R1)的实现过程： /前 3 条微指令用来取指令； PCMAR M+MDR MDRIR /第 4，5，6 条语句用来将 IR 的地址码部分给出的直接地址 addr 的内容送入 RA； IR(addr)MAR MMDR MDRRA /第 7 条语句将 R1 送到 MDR； RiMDR /第 8 条语句中的 ADD 表示将 ALU
21、的加法结果送入 MDR； /第 9 条语句将加法结果送回地址为 addr 的 M，因为此时 MAR 仍然含有 addr。 ADDMDR MDRM17.单总线 CPU 结构及其数据通路如下图所示，其中：AR 为地址寄存器，DR 为数据寄存器，MEM 为主存储器，R0R3 为通用寄存器，PSW 为状态寄存器，Y、Z 为暂存寄存器，PC 为程序计数器，IR 为指令寄存器。（分数：3.00）_正确答案：()解析：由于运算器的字长与主存储器的单元地址长度相等，直接地址 Addr 与指令的操作码字段不能一次读出，所以要读第 2 次。 指令 AND R0，Addr 的执行分布流程如下： 步骤 执行步骤 功能
22、 1 PCAR,PC+1PC 送指令地址 2 DBUSDR,DRIR 取指到指令寄存器 3 PCAR,PC+1PC 取地址码 4 DBUSDR,DRAR 送源操作数地址 5 DBUSDR,DRY 读源操作数 6 R0YZ 两数相与 7 ZR0 结果送 R018.单总线 CPU 结构如下图所示，试写出加法指令 ADD R0，Offs(R1)的读取和执行流程。其中 R0 表示目的寻址为寄存器寻址；Offs(R1)表示源寻址为变址寻址，Offs 是偏移量，R1 是变址寄存器。 （分数：3.00）_正确答案：()解析：流程如下： 步骤 执行步骤 功能 1 PCAR,PC+1PC,Read 送指令地址
23、2 DBUSDR,DRIR 取指到指令寄存器 3 Offs(IR 地址码字段)Y 将偏移量送到 Y 4 R1+YZ 偏移量与基址相加 5 ZAR,Read 新地址送地址寄存器 6 DBUSDR,DRY 读源操作数 7 R0+YZ 两数相加 8 ZR0 结果送 R019.原理性地说明 ADD R0，R1 指令格式和执行步骤。 （分数：3.00）_正确答案：()解析：ADD R0，R1，指令中给出操作码和 R0、R1 的编号，指令执行步骤如下： (1)程序计数器(PC)的内容送地址寄存器； (2)读内存，读出内容送指令寄存器(IR)，PC 内容+1(增量)； (3)R0、R1 送 ALU，ALU
24、执行加运算，运算结果存回 R0 寄存器，保存运算结果的特征状态； (4)检查有无中断请求，有则相应中断，无则转入下一条指令的执行过程。20.原理性地说明条件相对转移指令格式和执行步骤。 （分数：3.00）_正确答案：()解析：条件相对转移指令，指令中给出操作码和相对转移偏移值，条件转移要依据的转移判断条件；指令的执行步骤如下： (1)程序计数器(PC)的内容送地址寄存器； (2)读内存，读出内容送指令寄存器(IR)，PC 内容+1(增量)； (3)执行条件转移指令时要判别指定的条件，若为真，则执行：尚未修改的 PC 内容送 ALU，相对转移偏移值送 ALU，ALU 执行加操作，结果送入 PC；
25、否则顺序地进入下一条指令的执行过程。21.指令按完成的功能不同可分成哪几类? （分数：3.00）_正确答案：()解析：(1)算术与逻辑运算指令。 (2)移位操作指令。 (3)数据传送指令。 (4)转移指令和子程序调用与返回指令。 (5)特权指令。 (6)其他指令。22.原理性地说明子程序调用指令的指令格式和执行步骤。 （分数：3.00）_正确答案：()解析：子程序调用指令，指令中给出操作码和子程序入口地址，指令的执行步骤：步骤(1)、(2)的取指和最后一步的判中断同前一条指令的处理；步骤(3)修改堆栈指针 SP 并送地址寄存器；步骤(4)把 PC 的内容写到主存储器的堆栈中，完成了保存断点；步
26、骤(5)把指令中给出的子程序地址送入程序计数器 PC 中(这要看是如何给出这一地址的，按实际情况具体处理)。23.设计微程序控制器的控制器部件需要哪些步骤? （分数：3.00）_正确答案：()解析：(1)划分每一条指令的执行步骤，设计每一条指令的每一个执行步骤的具体操作功能。 (2)确定在实现这些功能时，相关计算机各功能部件要求使用哪些控制信号。 (3)需要选用何种具体逻辑线路，采用何种处理方案来分步骤地形成并向计算机各功能部件提供这些控制信号。24.说明计算机的组合逻辑控制器和微程序控制器在组成和运行原理两个方面的异同之处，比较其优缺点。（分数：3.00）_正确答案：()解析：组合逻辑的控制
27、器和微程序的控制器是计算机中两种不同类型的控制器，其共同点是：基本功能都是提供计算机各个部件协同运行所需要的控制信号，组成部分都有程序计数器 PC、指令寄存器 IR，都是分成几个执行步骤完成每一条指令的具体功能。不同点主要表现在处理指令执行步骤的方法上，其提供控制信号的方案不一样。 (1)组合逻辑控制器是用节拍发生器指明指令执行步骤，用组合逻辑电路直接给出应提供的控制信号。其优点是运行速度明显加快；缺点是设计与实现方法复杂些，但随着大规模现场可编程集成电路的出现，该缺点已得到大缓解。 (2)微程序的控制器是通过微指令地址的衔接区分指令执行步骤的，应提供的控制信号是从控制存储器中读出来的，并经过
28、一个微指令寄存器送到被控制部件。其缺点是运行速度慢；优点是设计与实现简单些，易用于实现系列计算机产品的控制器，理论上可实现动态微程序设计。25.使用组合逻辑的控制器设计控制器部件要经过哪几个阶段? （分数：3.00）_正确答案：()解析：(1)划分每一条指令的执行步骤，设计每一条指令的每一个执行步骤的具体操作功能。 (2)确定在实现这些功能时，相关计算机各功能部件要求使用哪些控制信号。 (3)需要选用何种具体逻辑线路，采用何种处理方案来分步骤地形成并向计算机各功能部件提供出这些控制信号。26.简述计算机控制器的功能和执行一条指令所需的步骤。 （分数：3.00）_正确答案：()解析：控制器部件是
29、计算机的五大功能部件之一，其作用是向整机每个部件(包括控制器部件本身)提供协同运行所需要的控制信号。计算机的最本质的功能是连续执行指令，而每一条指令往往又要分成几个执行步骤才得以完成。由此又可以说，计算机控制器的基本功能是依据当前正在执行的指令和它所处的执行步骤，形成(或称得到)并提供在这一时刻整机各部件要用到的控制信号。 执行一条指令，要经过读取指令、分析指令、执行指令这 3 个阶段完成，控制器还要保证能按程序中设定的指令运行次序，自动地连续执行指令序列。27.简述计算机控制器的作用。 （分数：2.00）_正确答案：()解析：控制器的基本组成有 4 个。一是有一个能提供指令在内存中的地址的部
30、件，称为程序计数器(PC)，服务于读取指令，并接收下条要执行的指令的地址。 二是有一个能保存读来的指令内容的部件，称为指令寄存器(IR)，以提供本指令执行的整个过程中要用到的指令本身，并接收下条要执行的指令的地址。 三是脉冲源、启/停控制逻辑、指令执行的步骤标记线路。标记线路标记出每条指令的各执行步骤的相对次序关系。 四是全部时序控制信号的产生部件，它依据指令内容、指令的执行步骤(时刻)，也许还有别的条件信号，来形成并提供当前各部件时刻要用到的控制信号。计算机整机各硬件系统正是在这些信号控制下协同运行，产生预期的执行结果的，也就是执行一条又一条的指令。28.某机有 8 条微指令 I 1 I 8
31、 ，每条微指令所包含的微命令控制信号如下表所示。aj 分别对应 10种不同性质的微命令信号。假设一条微指令的控制字段为 8 位，请安排微指令的控制字段格式。 I 1 I 8 微命令控制信号 微指令 微命令信号 a b c d e f g h i j I 1 I 2 I 3 I 4 I 5 I 6 I 7 I 8 （分数：2.00）_正确答案：()解析：分析表格，(e，f，h)和(b，i，j)对于任何一条微指令都是相斥性微操作，即不可能在同一个 CPU周期中同时发生这些操作，因此可分别组成两个小组或两个字段，然后进行译码产生 6 个微命令信号。剩下的 a、c、d、g 这 4 个微命令信号可进行直接控制，其整个微指令控制字段组成如下图所示。
