1、华中科技大学电子技术基础真题 2008年及答案解析(总分：60.99，做题时间：90 分钟)一、填空题(总题数：6，分数：6.00)1.数字电路中的三极管一般工作于 1 区和 2 区。 （分数：1.00）2.(63) O 的二进制补码是 1，格雷码是 2。 （分数：1.00）3.4个逻辑变量的最小项最多有 1 个，任意两个最小项之积为 2。 （分数：1.00）4.触发器是对脉冲 1 敏感的存储单元电路，锁存器是对脉冲 2 敏感的存储电源电路。 （分数：1.00）5.对于一个含有逻辑变量 A的逻辑表达式 L，当其他变量用 0或 1代入后，表达式可化简为 L= 1或 2 时，会产生竞争-冒险。 （
2、分数：1.00）6.将集成计数器转换成任意进制计数器时，可采用 1 或 2 两种方法来实现。 （分数：1.00）二、暂缺二-四题(总题数：0，分数：0.00)7.有 3台数控机床，每台功率为 5kW，分别由 2台发电机供电，发电机的功率一台为 5kW，另一台为10kW，3 台机床可以 2台或 3台同时工作，但至少有 1台工作。按照节约用电的原则，试设计控制两台发电机工作的逻辑电路，要求用与非门实现。 （分数：15.00）_8.集成数据选择器 74151的功能表如表所示，逻辑图如图 1所示，输出端 y的表达式为 ，式中，m i 是 C、B、A 中的最小项。 输入 输出 使能 G 选择 C B A
3、 Y W H L L L L L L L L L L L L L H L H L L L D 0 D 1 D 2 D 3 D 4 D 5 H （分数：15.00）_五、暂缺七题(总题数：0，分数：0.00)现需对一个字长为 5位(4 位信息位加 1位校验位)的串行码设计奇校验电路，要求每当收到 5位码中有奇数个 1时，在最后一个校验码时刻给出指示(脉冲或电平)。（分数：24.99）H H H L L H L H H H L H H H D 6 D 7 (1).按设计要求画出原始状态图。（分数：8.33）_(2).分析图 1(a)所示电路是否能实现上述 5位码奇校验，简述其工作过程，并画出该电路
4、的状态转换图，电路中 74161的波形如图 1(b)所示。 （分数：8.33）_(3).试用一个五进制计数器模块和一个 T“触发器，另配集成门(品种不限)若干，设计上述 5位码奇校验电路，画出电路模块原理图。（分数：8.33）_华中科技大学电子技术基础真题 2008年答案解析(总分：60.99，做题时间：90 分钟)一、填空题(总题数：6，分数：6.00)1.数字电路中的三极管一般工作于 1 区和 2 区。 （分数：1.00）解析：截止 饱和2.(63) O 的二进制补码是 1，格雷码是 2。 （分数：1.00）解析：(101100) B (101010) B3.4个逻辑变量的最小项最多有 1
5、 个，任意两个最小项之积为 2。 （分数：1.00）解析：16 04.触发器是对脉冲 1 敏感的存储单元电路，锁存器是对脉冲 2 敏感的存储电源电路。 （分数：1.00）解析：边沿 电平5.对于一个含有逻辑变量 A的逻辑表达式 L，当其他变量用 0或 1代入后，表达式可化简为 L= 1或 2 时，会产生竞争-冒险。 （分数：1.00）解析： 6.将集成计数器转换成任意进制计数器时，可采用 1 或 2 两种方法来实现。 （分数：1.00）解析：反馈清零法 反馈置数法二、暂缺二-四题(总题数：0，分数：0.00)7.有 3台数控机床，每台功率为 5kW，分别由 2台发电机供电，发电机的功率一台为
6、5kW，另一台为10kW，3 台机床可以 2台或 3台同时工作，但至少有 1台工作。按照节约用电的原则，试设计控制两台发电机工作的逻辑电路，要求用与非门实现。 （分数：15.00）_正确答案：()解析：解：设 3台机床为 A、B、C，工作时为 1，不工作时为 0；2 台发电机分别为 F 1 (5kW)和 F 2 (10kW)，供电为 1，反之为 0。根据节电原则，可得真值表如表所示。 A B C F 1 F 2 0 0 0 0 0 1 0 1 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 由此可得： 根据逻辑表达
7、式，利用与非门实现的逻辑电路如图所示。 8.集成数据选择器 74151的功能表如表所示，逻辑图如图 1所示，输出端 y的表达式为 ，式中，m i 是 C、B、A 中的最小项。 输入 输出 使能 G 选择 C B A Y W H L L L L L L L L L L L L L H L H L L H H H L L H L H H H L H H H L D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 H （分数：15.00）_正确答案：()解析：由 可得： 置 D 0 =D 5 =D 4 =1，其余 D 1 、D 2 、D 3 、D 6 、D 7 均为 0即可。 (2)由题
8、意可得： 输出数据的波形如图 3所示。 五、暂缺七题(总题数：0，分数：0.00)现需对一个字长为 5位(4 位信息位加 1位校验位)的串行码设计奇校验电路，要求每当收到 5位码中有奇数个 1时，在最后一个校验码时刻给出指示(脉冲或电平)。（分数：24.99）(1).按设计要求画出原始状态图。（分数：8.33）_正确答案：()解析：原始状态图。由于是 5位码奇校验，且输入信号无论为 1或 0，均应转入下一状态，记录输入的1或 0，最终 5位码输入后，根据记录 1或 0的奇偶性确定输出量，可以有两种形式。 设初始状态为 S 0 ，收到 15 位码分别为 S 1 S 5 。原始状态图如图 2所示。
9、 定义多状态，S 0 为初态，S i 奇、S i 偶为收到 1位码后的奇偶状态，依次类推。原始状态图如图3所示。 (2).分析图 1(a)所示电路是否能实现上述 5位码奇校验，简述其工作过程，并画出该电路的状态转换图，电路中 74161的波形如图 1(b)所示。 （分数：8.33）_正确答案：()解析：该电路可以实现奇校验。 74161构成模 5计数器。画出该电路的状态转换图如图 4所示。 (3).试用一个五进制计数器模块和一个 T“触发器，另配集成门(品种不限)若干，设计上述 5位码奇校验电路，画出电路模块原理图。（分数：8.33）_正确答案：()解析：给定五进制计数器模块和 T“-FF，只需注意到 T“-FF与 T-FF的不同在于控制 CP，即可仿照图 1所示电路，设计出电路模块原理图，如图 5所示。
