1、软件设计师-计算机系统知识(一)及答案解析(总分：39.00，做题时间：90 分钟)一、综合知识试题(总题数：38，分数：39.00)1.计算机内存一般分为静态数据区、代码区、栈区和堆区，若某指令的操作数之一采用立即数寻址方式，则该操作数位于_。（分数：1.00）A.静态数据区B.代码区C.栈区D.堆区2.在输入输出控制方法中，采用_可以使得设备与主存间的数据块传送无需 CPU 干预。（分数：1.00）A.程序控制输入/输出B.中断C.DMAD.总线控制3.计算机中常采用原码、反码、补码和移码表示数据，其中，0 编码相同的是_。（分数：1.00）A.原码和补码B.反码和补码C.补码和移码D.原
2、码和移码4.下面关于校验方法的叙述，_是正确的。（分数：1.00）A.采用奇偶校验可检测数据传输过程中出现一位数据错误的位置并加以纠正B.采用海明校验可检测数据传输过程中出现一位数据错误的位置并加以纠正C.采用海明校验，校验码的长度和位置可随机设定D.采用 CRC 校验，需要将校验码分散开并插入数据的指定位置中5.以下关于计算机系统中断概念的叙述中，正确的是_。（分数：1.00）A.由 I/O 设备提出的中断请求和电源掉电都是可屏蔽中断B.由 I/O 设备提出的中断请求和电源掉电都是不可屏蔽中断C.由 I/O 设备提出的中断请求是可屏蔽中断，电源掉电是不可屏蔽中断D.由 I/O 设备提出的中断
3、请求是不可屏蔽中断，电源掉电是可屏蔽中断6.以下关于 CPU 的叙述中，错误的是_。（分数：1.00）A.CPU 产生每条指令的操作信号并将操作信号送往相应的部件进行控制B.程序计数器 PC 除了存放指令地址，也可以临时存储算术/逻辑运算结果C.CPU 中的控制器决定计算机运行过程的自动化D.指令译码器是 CPU 控制器中的部件7.关于 64 位和 32 位微处理器，不能以 2 倍关系描述的是_。（分数：1.00）A.通用寄存器的位数B.数据总线的宽度C.运算速度D.能同时进行运算的位数8.若某计算机采用 8 位整数补码表示数据，则运算_将产生溢出。（分数：1.00）A.-127+1B.-12
4、7-1C.127+1D.127-19.假设某硬盘由 5 个盘片构成(共有 8 个记录面)，盘面有效记录区域的外直径为 30cm，内直径为 10cm，记录位密度为 250 位/mm，磁道密度为 16 道/mm，每磁道分 16 个扇区，每扇区 512 字节，则该硬盘的格式化容量约为_MB。（分数：1.00）A.B.C.D.10.计算机指令一般包括操作码和地址码两部分，为分析执行一条指令，其_。（分数：1.00）A.操作码应存入指令寄存器(IR)，地址码应存入程序计数器(PC)B.操作码应存入程序计数器(PC)，地址码应存入指令寄存器(IR)C.操作码和地址码都应存入指令寄存器(IR)D.11.某计
5、算机系统由下图所示的部件构成，假定每个部件的千小时可靠度都为 R，则该系统的千小时可靠度为_。（分数：1.00）A.R+2R/4B.R+R2/4C.R(1-(1-R)2)D.R(1-(1-R)2)212.处理机主要由处理器、存储器和总线组成，总线包括_。（分数：1.00）A.数据总线、地址总线、控制总线B.并行总线、串行总线、逻辑总线C.单工总线、双工总线、外部总线D.逻辑总线、物理总线、内部总线13.CPU 中的数据总线宽度会影响_。（分数：1.00）A.内存容量的大小B.系统的运算速度C.指令系统指令数量D.寄存器的宽度14.内存采用段式存储管理有许多优点，但_不是其优点。（分数：1.00
6、）A.分段是信息的逻辑单位，用户不可见B.各段程序的修改互不影响C.地址变换速度快、内存碎片少D.便于多道程序共享主存的某些段15.正常情况下，操作系统对保存有大量有用数据的硬盘进行_操作时，不会清除有用数据。（分数：1.00）A.磁盘分区和格式化B.磁盘格式化和碎片整理C.磁盘清理和碎片整理D.磁盘分区和磁盘清理16.为实现程序指令的顺序执行，CPU_中的值将自动加 1。（分数：1.00）A.指令寄存器(OR)B.程序计数器(PC)C.地址寄存器(AR)D.指令译码器(ID)17.以下关于校验码的叙述中，正确的是_。（分数：1.00）A.海明码利用多组数位的奇偶性来检错和纠错B.海明码的码距
7、必须大于等于 1C.循环冗余校验码具有很强的检错和纠错能力D.循环冗余校验码的码距必定为 118.设指令由取指、分析、执行 3 个子部件完成，每个子部件的工作周期均为t，采用常规标量单流水线处理机。若连续执行 10 条指令，则共需时间_t。（分数：1.00）A.8B.10C.12D.1419.有四级指令流水线，分别完成取指、取数、运算、传送结果四步操作。若完成上述操作的时间依次为9ns、10ns、6ns、8ns，则流水线的操作周期应设计为_ns。（分数：1.00）A.6B.8C.9D.1020._是指按内容访问的存储器。（分数：1.00）A.虚拟存储器B.相联存储器C.高速缓存(cache)D
8、.随机访问存储器16 浮点数的一般表示形式为 N=2EF，其中 E 为阶码，F 为尾数。以下关于浮点表示的叙述中，错误的是 1 。两个浮点数进行相加运算，应首先 2 。（分数：2.00）A.阶码的长度决定浮点表示的范围，尾数的长度决定浮点表示的精度B.工业标准 IEEE754 浮点数格式中阶码采用移码、尾数采用原码表示C.规格化指的是阶码采用移码、尾数采用补码D.规格化表示要求将尾数的绝对值限定在区间0.5，1)A.将较大的数进行规格化处理B.将较小的数进行规格化处理C.将这两个数的尾数相加D.统一这两个数的阶码21.若某整数的 16 位补码为 FFFFH(H 表示十六进制)，则该数的十进制值
9、为_。（分数：1.00）A.0B.-1C.216-1D.-216+122.编写汇编语言程序时，下列寄存器中程序员可访问的是_。（分数：1.00）A.程序计数器(PC)B.指令寄存器(OR)C.存储器数据寄存器(MDR)D.存储器地址寄存器(MAR)23.在计算机体系结构中，CPU 内部包括程序计数器(PC)、存储器数据寄存器(MDR)、指令寄存器(IR)和存储器地址寄存器(MAR)等。若 CPU 要执行的指令为：MOVR0，#100(即将数值 100 传送到寄存器 R0 中)，则CPU 首先要完成的操作是_。（分数：1.00）A.100R0B.100MDRC.PCMARD.PCIR24.与 等
10、价的逻辑表达式是_。( 表示逻辑异或，+表示逻辑加)（分数：1.00）A.B.C.D.25.若内存容量为 4GB，字长为 32，则_。（分数：1.00）A.地址总线和数据总线的宽度都为 32B.地址总线的宽度为 30，数据总线的宽度为 32C.地址总线的宽度为 30，数据总线的宽度为 8D.地址总线的宽度为 32，数据总线的宽度为 826.5 cache 用于存放主存数据的部分复制，主存单元地址与 cache 单元地址之间的转换工作由_完成。（分数：1.00）A.硬件B.软件C.用户D.程序员27.设用 2K4 位的存储器芯片组成 16K8 位的存储器(地址单元为 0000H3FFFH，每个芯
11、片的地址空间连续)，则地址单元 0BIFH 所在芯片的最小地址编号为_。（分数：1.00）A.0000HB.0800HC.2000HD.2800H28.以下关于 CISC(Complex Instruction Set Comptlter，复杂指令集计算机)和RISC(ReducedInstruction Set Computer，精简指令集计算机)的叙述中，错误的是_。（分数：1.00）A.在 CISC 中，其复杂指令都采用硬布线逻辑来执行B.采用 CISC 技术的 CPU，其芯片设计复杂度更高C.在 RISC 中，更适合采用硬布线逻辑执行指令D.采用 RISC 技术，指令系统中的指令种类和
12、寻址方式更少29.计算机在进行浮点数的相加(减)运算之前先进行对阶操作，若 x 的阶码大于 y 的阶码，则应将_。（分数：1.00）A.x 的阶码缩小至与 y 的阶码相同，且使 x 的尾数部分进行算术左移B.x 的阶码缩小至与 y 的阶码相同，且使 x 的尾数部分进行算术右移C.y 的阶码扩大至与 x 的阶码相同，且使 y 的尾数部分进行算术左移D.y 的阶码扩大至与 x 的阶码相同，且使 y 的尾数部分进行算术右移30.内存按字节编址，地址从 90000H 到 CFFFFH，若用存储容量为 16K8b 的存储器芯片构成该内存，至少需要_片。（分数：1.00）A.2B.4C.8D.1631.海
13、明校验码是在 n 个数据位之外增设 k 个校验位，从而形成一个 k+n 位的新的码字，使新的码字的码距比较均匀地拉大。n 与 k 的关系是_。（分数：1.00）A.2k-1n+kB.2n-1n+kC.n=kD.n-1k32.某指令流水线由 5 段组成，各段所需要的时间如下图所示。（分数：1.00）A.10/70tB.10/49tC.10/35tD.10/30t33.在 CPU 中，_可用于传送和暂存用户数据，为 ALU 执行算术逻辑运算提供工作区。（分数：1.00）A.程序计数器B.累加寄存器C.程序状态寄存器D.地址寄存器34.下而关于在：I/O 设备与主机间交换数据的叙述，_是错误的。（分
14、数：1.00）A.中断方式下，CPU 需要执行程序来实现数据传送任务B.中断方式和 DMA 方式下，CPU 与 I/0 设备都可同步工作C.中断方式和 DMA 方式下，快速 I/O 设备更适合采用中断方式传递数据D.若同时接到 DMA 请求和中断请求，CPU 优先响应 DMA 请求35.某指令的流水线由 5 段组成，第 1、3、5 段所需时间为t，第 2、4 段所需时间分别为 3t、2t，如下图所示，那么连续输入 n 条指令时的吞吐率(单位时间内执行的指令个数)TP 为_。（分数：1.00）A.B.C.D.36.以下关于 cache 的叙述中，正确的是_。（分数：1.00）A.在容量确定的情况
15、下，替换算法的时间复杂度是影响 cache 命中率的关键因素B.cache 的设计思想是在合理成本下提高命中率C.cache 的设计目标是容量尽可能与主存容量相等D.CPU 中的 cache 容量应大于 CPU 之外的 cache 容量37.利用高速通信网络将多台高性能工作站或微型机互连构成机群系统，其系统结构形式属于_计算机。（分数：1.00）A.单指令流单数据流(SISD)B.多指令流单数据流(MISD)C.单指令流多数据流(SIMD)D.多指令流多数据流(MIMD)软件设计师-计算机系统知识(一)答案解析(总分：39.00，做题时间：90 分钟)一、综合知识试题(总题数：38，分数：39
16、.00)1.计算机内存一般分为静态数据区、代码区、栈区和堆区，若某指令的操作数之一采用立即数寻址方式，则该操作数位于_。（分数：1.00）A.静态数据区B.代码区 C.栈区D.堆区解析：解析 首先要明白内存中的各个区概念。静态数据区(全局区)：全局变量和静态变量存储时放在一块区域，初始化的全局变量和静态变量在一块区域，未初始化的全局变量和未初始化的静态变量在相邻的另一块区域，该区域在程序结束后由操作系统回收。代码区：存放函数体的二进制代码。栈区：由编译器自动分配释放，存放函数的参数值、局部变量的值等。其操作方式类似于数据结构中的栈。堆区：一般由程序员分配释放，若程序员不释放，程序结束时可能由操
17、作系统回收。对于操作数的寻址方式也有多种，在考点里已做介绍，题目中操作数采用立即数寻址方式，立即数寻址是在指令的地址码部分直接给出执行本条指令所需要的源操作数。优点是：节省了数据存储单元，指令的执行速度快。缺点是：只能用于源操作数的寻址，数据的长度不能太长。综上所述，立即数寻址的操作数是程序代码的一部分，因此应该存放在代码区。2.在输入输出控制方法中，采用_可以使得设备与主存间的数据块传送无需 CPU 干预。（分数：1.00）A.程序控制输入/输出B.中断C.DMA D.总线控制解析：解析 DMA(Direct Memory Access)技术通过硬件控制将数据块在内存和输入/输出设备间直接传
18、送，不需要 CPU 的任何干涉，只需 CPU 在过程开始启动与过程结束时的处理，实际操作由 DMA 硬件直接执行完成，CPU 在传送过程中可做别的事情。3.计算机中常采用原码、反码、补码和移码表示数据，其中，0 编码相同的是_。（分数：1.00）A.原码和补码B.反码和补码C.补码和移码 D.原码和移码解析：解析 原码、反码、补码以及移码是计算机的数据表示形式，需掌握牢固。+0 和-0 的表示比较特殊，在此总结如下。原码：+0 原 =0 0000000 -0原 =1 0000000反码：+0 反 =0 0000000 -0反 =1 1111111补码：+0 补 =-0补 =0 0000000移
19、码：+0 移 =-0移 =1 00000004.下面关于校验方法的叙述，_是正确的。（分数：1.00）A.采用奇偶校验可检测数据传输过程中出现一位数据错误的位置并加以纠正B.采用海明校验可检测数据传输过程中出现一位数据错误的位置并加以纠正 C.采用海明校验，校验码的长度和位置可随机设定D.采用 CRC 校验，需要将校验码分散开并插入数据的指定位置中解析：解析 由奇偶校验码的工作原理可知，这种校验方法只能检测一位的错误，并不能像海明校验那样既可以检测数据传输过程中出现一位数据错误的位置且加以纠正，由此可知 A 错 B 对。另外，海明码对于信息位与校验位的放置是有约定的，不能随机设定，所以 C 错
20、。对于 CRC 码，其校验位都是置于编码的最后部分(最右端)的，所以 D 也是错误的。5.以下关于计算机系统中断概念的叙述中，正确的是_。（分数：1.00）A.由 I/O 设备提出的中断请求和电源掉电都是可屏蔽中断B.由 I/O 设备提出的中断请求和电源掉电都是不可屏蔽中断C.由 I/O 设备提出的中断请求是可屏蔽中断，电源掉电是不可屏蔽中断 D.由 I/O 设备提出的中断请求是不可屏蔽中断，电源掉电是可屏蔽中断解析：解析 按照是否可以被屏蔽，可将中断分为两大类：不可屏蔽中断(又叫非屏蔽中断)和可屏蔽中断。不可屏蔽中断源一旦提出请求，CPU 必须无条件响应，而对可屏蔽中断源的请求，CPU 可以
21、响应，也可以不响应。典型的非屏蔽中断源的例子是电源掉电，一旦出现，必须立即无条件地响应，否则进行其他任何工作都是没有意义的。典型的可屏蔽中断源的例子是打印机中断，CPU 对打印机中断请求的响应可以快一些，也可以慢一些，因为让打印机等待是完全可以的。6.以下关于 CPU 的叙述中，错误的是_。（分数：1.00）A.CPU 产生每条指令的操作信号并将操作信号送往相应的部件进行控制B.程序计数器 PC 除了存放指令地址，也可以临时存储算术/逻辑运算结果 C.CPU 中的控制器决定计算机运行过程的自动化D.指令译码器是 CPU 控制器中的部件解析：解析 本题主要考查 CPU 的组成及其部件的功能。CP
22、U 的功能主要包括程序控制、操作控制、时间控制和数据处理。CPU 主要由运算器、控制器、寄存器组和内部总线等部件组成。CPU 产生每条指令的操作信号并将操作信号送往相应的部件进行控制，因此说法A 正确。CPU 中的控制器用于控制整个 CPU 的工作，它决定了计算机运行过程中的自动化，因此说法 C 正确。程序计数器 PC 具有寄存信息和计数两种功能，又称为指令计数器。程序的执行分为两种情况，顺序执行和转移执行。在程序执行前，将程序的起始地址送入 PC，该地址在程序加载到内存时确定，执行指令时，CPU 将自动修改 PC 的内容，当指令按照顺序执行时，PC 加 1。如果是转移指令，后继指令的地址根据
23、当前指令的地址加上一个向前或向后转移的位移量得到。因此 PC 没有临时存储算术/逻辑运算结果的功能。因此说法 B 错误。CPU 中的控制器包括指令寄存器(IR)、程序计数器(PC)、地址寄存器(AR)和指令译码器(ID)。因此说法 D正确。综上所述，答案为 B。7.关于 64 位和 32 位微处理器，不能以 2 倍关系描述的是_。（分数：1.00）A.通用寄存器的位数B.数据总线的宽度C.运算速度 D.能同时进行运算的位数解析：解析 计算机系统的运算速度受多种因素的影响，64 位微处理器可同时对 64 位数据进行运算，但不能说其速度是 32 位微处理器的 2 倍。8.若某计算机采用 8 位整数
24、补码表示数据，则运算_将产生溢出。（分数：1.00）A.-127+1B.-127-1C.127+1 D.127-1解析：解析 8 位整数补码的表示范围位-128+127。-128 补 =10000000，127=01111111。对于选项C，很明显 127+1=128 超过了 8 位整数的表示范围。我们也可以通过计算来证明：*两个正数相加的结果是-128，产生错误的原因就是溢出。9.假设某硬盘由 5 个盘片构成(共有 8 个记录面)，盘面有效记录区域的外直径为 30cm，内直径为 10cm，记录位密度为 250 位/mm，磁道密度为 16 道/mm，每磁道分 16 个扇区，每扇区 512 字节
25、，则该硬盘的格式化容量约为_MB。（分数：1.00）A.B. C.D.解析：解析 磁盘容量有两种指标，一种是非格式化容量，指一个磁盘所能存储的总位数；另一种是格式化容量，指各扇区中数据区容量总和。计算公式分别为非格式化容量=面数*(磁道数/面)*内圆周长*最大位密度格式化容量=面数*(磁道数/面)*(扇区数/道)*(字节数/扇区)本题目求的是格式化容量，套用第二个公式即可。10.计算机指令一般包括操作码和地址码两部分，为分析执行一条指令，其_。（分数：1.00）A.操作码应存入指令寄存器(IR)，地址码应存入程序计数器(PC)B.操作码应存入程序计数器(PC)，地址码应存入指令寄存器(IR)C
26、.操作码和地址码都应存入指令寄存器(IR) D.解析：解析 程序被加载到内存后开始运行，当 CPU 执行一条指令时，先把它从内存储器取到缓冲寄存器 DR 中，再送入 IR 暂存，指令译码器根据 IR 的内容产生各种微操作指令，控制其他的组成部件工作，完成所需的功能。11.某计算机系统由下图所示的部件构成，假定每个部件的千小时可靠度都为 R，则该系统的千小时可靠度为_。（分数：1.00）A.R+2R/4B.R+R2/4C.R(1-(1-R)2)D.R(1-(1-R)2)2解析：解析 由子系统构成串联系统时，其中任何一个子系统失效就足以使系统失效，其可靠度等于各子系统可靠度的乘积；构成并联系统时，
27、只要有一个子系统正常工作，系统就能正常工作。设每个子系统的可靠性分别以 R1、R 2、R N表示，则并联系统的可靠度由下式来求得R=1-(1-R1)(1-R2)(1-RN)因此，本系统的可靠度为 R(1-(1-R)2)2。12.处理机主要由处理器、存储器和总线组成，总线包括_。（分数：1.00）A.数据总线、地址总线、控制总线 B.并行总线、串行总线、逻辑总线C.单工总线、双工总线、外部总线D.逻辑总线、物理总线、内部总线解析：解析 总线按功能分类可分为地址总线 AB(Address Bus)、数据总线 DB(Data Bus)和控制总线CB(Control Bus)，通常所说的总线都包括上述
28、三个组成部分，分别用来传送地址信息、数据信息和控制信息。而并行总线和串行总线是计算机并行通信和串行通信时用的总线结构。内部总线、外部总线都包括数据总线、地址总线和控制总线的。因此选项 A 是正确的。13.CPU 中的数据总线宽度会影响_。（分数：1.00）A.内存容量的大小B.系统的运算速度 C.指令系统指令数量D.寄存器的宽度解析：解析 总线按传输的信号的功能可分为以下三类。地址总线：指出数据的来源与去向。地址总线是从 CPU 向外传输的单向总线。其宽度决定了 CPU 可以访问的物理地址空间，即 CPU 能使用的内存容量。数据总线：传送系统中的数据或指令，其宽度和 CPU 的字长有关，负责整
29、个系统的数据流量的大小。数据总线是 CPU 与主存储器和 I/O 接口之间数据相互传送的双向通道。提供模块间传输数据的路径，数据总线的位数决定微处理器结构的复杂度及总体性能。控制总线：传送控制信号，也是双向通道，CPU 通过控制总线向外界发出命令信号，外界通过控制总线向CPU 传送状态信息。综上，CPU 中的数据总线宽度与系统的运算速度有关。14.内存采用段式存储管理有许多优点，但_不是其优点。（分数：1.00）A.分段是信息的逻辑单位，用户不可见B.各段程序的修改互不影响C.地址变换速度快、内存碎片少 D.便于多道程序共享主存的某些段解析：解析 本题考查段式虚拟存储器的相关知识。段式虚拟存储
30、器，以程序的逻辑结构形成的段(如某一独立程序模块、子程序等)作为主存分配依据的一种管理方式。为实现段式管理，需建立段表；在段地址变换机构及软件的控制下，可将程序的虚拟地址变换为主存的实地址。段式管理的优点是段的界限分明；支持程序的模块化设计；易于对程序段的编译、修改和保护；便于多道程序的共享。主要缺点是因为段的长度不一，主存利用率不高，产生大量内存碎片，造成浪费；段表庞大，查表速度慢。由此可知，C 选项显然不对。15.正常情况下，操作系统对保存有大量有用数据的硬盘进行_操作时，不会清除有用数据。（分数：1.00）A.磁盘分区和格式化B.磁盘格式化和碎片整理C.磁盘清理和碎片整理 D.磁盘分区和
31、磁盘清理解析：解析 计算机中存放信息的主要存储设备就是硬盘，但是硬盘不能直接使用，必须对硬盘进行分割，分割成的一块一块的硬盘区域就是磁盘分区。磁盘分区后，必须经过格式化才能够正式使用。磁盘格式化是在物理驱动器(磁盘)的所有数据区上写零的操作过程。磁盘清理是清除没用的文件，以节省磁盘空间。磁盘碎片整理，是通过系统软件或者专业的磁盘碎片整理软件对电脑磁盘在长期使用过程中产生的碎片和凌乱的文件重新整理，释放出更多的磁盘空间，可提高电脑的整体性能和运行速度。16.为实现程序指令的顺序执行，CPU_中的值将自动加 1。（分数：1.00）A.指令寄存器(OR)B.程序计数器(PC) C.地址寄存器(AR)
32、D.指令译码器(ID)解析：解析 为了保证程序指令能够连续地执行下去，CPU 必须具有某些手段来确定下一条指令的地址。而程序计数器正起到这种作用，所以通常又称为指令计数器。在程序开始执行前，必须将它的起始地址，即程序的一条指令所在的内存单元地址送入 PC，因此程序计数器(PC)的内容即是从内存提取的第一条指令的地址。当执行指令时，CPU 将自动修改 PC 的内容，即每执行一条指令 PC 增加一个量，这个量等于指令所含的字节数，以便使其保持的总是将要执行的下一条指令的地址。由于大多数指令都是按顺序来执行的，所以修改的过程通常只是简单地对 PC 加 1。17.以下关于校验码的叙述中，正确的是_。（
33、分数：1.00）A.海明码利用多组数位的奇偶性来检错和纠错 B.海明码的码距必须大于等于 1C.循环冗余校验码具有很强的检错和纠错能力D.循环冗余校验码的码距必定为 1解析：解析 本题考查校验码，主要考查海明码和循环冗余校验码。海明码是由贝尔实验室的 Richard Hamming 设计的，它是利用奇偶性来检错和纠错的校验方法。其构成方法是：在数据位值问插入 k 个校验位，通过扩大码距来实现检错和纠错。循环冗余检验码(Cyclic Redtundancy Check，CRC)广泛用在数据通信领域和磁介质存储系统中，它利用生成多项式为 k 个数据位产生 r 个校验位来进行编码，其编码长度为 k+
34、r。其由两部分组成，左边为信息码(数据)，右边为检验码。若信息码占 k 位，则检验码占 n-k 位。其中，n 为 CRC 码的字长，所以又称为(n，k)码。检验码由信息码产生，校验码位数越长，该代码的校验能力就越强。18.设指令由取指、分析、执行 3 个子部件完成，每个子部件的工作周期均为t，采用常规标量单流水线处理机。若连续执行 10 条指令，则共需时间_t。（分数：1.00）A.8B.10C.12 D.14解析：解析 计算如下：(t+t+t)+(10-1)t=12t19.有四级指令流水线，分别完成取指、取数、运算、传送结果四步操作。若完成上述操作的时间依次为9ns、10ns、6ns、8ns
35、，则流水线的操作周期应设计为_ns。（分数：1.00）A.6B.8C.9D.10 解析：解析 由流水线处理机的主要指标可知，流水线的操作周期取决于基本操作时间最长的一个。对于本题取决于取消这个最长子过程所用的时间，为 10ns。20._是指按内容访问的存储器。（分数：1.00）A.虚拟存储器B.相联存储器 C.高速缓存(cache)D.随机访问存储器解析：解析 存储器按访问方式可分为按地址访问和按内容访问。相联存储器的工作原理是把数据或者数据的某一部分作为关键字，将该关键字与存储器中的每一个单元进行比较，找出存储器中所有与关键字相同的数据字。显然，相联存储器是按内容访问的存储器。其他存储器都是
36、按地址访问的。16 浮点数的一般表示形式为 N=2EF，其中 E 为阶码，F 为尾数。以下关于浮点表示的叙述中，错误的是 1 。两个浮点数进行相加运算，应首先 2 。（分数：2.00）A.阶码的长度决定浮点表示的范围，尾数的长度决定浮点表示的精度B.工业标准 IEEE754 浮点数格式中阶码采用移码、尾数采用原码表示C.规格化指的是阶码采用移码、尾数采用补码 D.规格化表示要求将尾数的绝对值限定在区间0.5，1)解析：解析 本题主要考查浮点数的表示。浮点数所能表示的数值范围主要由阶码决定，所表示数值的精度由尾数决定。为了充分利用尾数来表示更多的有效数字，通常采用规格化浮点数。规格化就是将尾数的
37、绝对值限定在区间0.5，1)。工业标准IEEE754 中阶码用移码来表示，尾数用原码表示。所以第 3 题答案为 C。A.将较大的数进行规格化处理B.将较小的数进行规格化处理C.将这两个数的尾数相加D.统一这两个数的阶码 解析：要点解析：当两个浮点数进行相加操作时，首先要进行对阶操作，即使两个数的阶码相同，对阶操作就是把阶码小的数的尾数右移，答案为 D。21.若某整数的 16 位补码为 FFFFH(H 表示十六进制)，则该数的十进制值为_。（分数：1.00）A.0B.-1 C.216-1D.-216+1解析：解析 根据补码定义，数值 X 的补码记作X 补 ，如果机器字长为 n，则最高位为符号位，
38、0 表示正号，1 表示负号，正数的补码与其原码和反码相同，负数的补码则等于其反码的末尾加 1。如果已知 X的补码为 FFFFH，对应的二进制数为 1111111111111111，则 X 的反码为 1111111111111110，X 的原码为1000000000000001，对应的十进制数为-1。22.编写汇编语言程序时，下列寄存器中程序员可访问的是_。（分数：1.00）A.程序计数器(PC) B.指令寄存器(OR)C.存储器数据寄存器(MDR)D.存储器地址寄存器(MAR)解析：解析 为了保证程序能够连续地执行下去，CPU 必须具有某些手段来确定一条指令的地址。程序计数器(PC)的作用就是
39、控制下一指令的位置，包括控制跳转。23.在计算机体系结构中，CPU 内部包括程序计数器(PC)、存储器数据寄存器(MDR)、指令寄存器(IR)和存储器地址寄存器(MAR)等。若 CPU 要执行的指令为：MOVR0，#100(即将数值 100 传送到寄存器 R0 中)，则CPU 首先要完成的操作是_。（分数：1.00）A.100R0B.100MDRC.PCMAR D.PCIR解析：解析 本题还是考查 CPU 的控制器中的几个常用寄存器的作用，当然还要清楚指令的执行步骤，如下图：*读取指令时，先将 PC 中的指令地址送到地址寄存器中，然后才能读取主存的内容，并传至 IR 中，然后PC 中变为下一条
40、指令的地址。所以 CPU 要想执行指令 MOVR0，#100，首先要把 PC 中的内容送到地址寄存器中。24.与 等价的逻辑表达式是_。( 表示逻辑异或，+表示逻辑加)（分数：1.00）A.B. C.D.解析：解析 用真值表验证。*从上表可知，*与*等价。25.若内存容量为 4GB，字长为 32，则_。（分数：1.00）A.地址总线和数据总线的宽度都为 32 B.地址总线的宽度为 30，数据总线的宽度为 32C.地址总线的宽度为 30，数据总线的宽度为 8D.地址总线的宽度为 32，数据总线的宽度为 8解析：解析 在同一时间处理二进制数的位数叫字长。32 位 CPU 就是在同一时间内可处理字长
41、为 32 位的二进制数据。地址总线的宽度决定了内存容量，如果地址总线宽度为 32，则存储容量为 232=4GB。26.5 cache 用于存放主存数据的部分复制，主存单元地址与 cache 单元地址之间的转换工作由_完成。（分数：1.00）A.硬件 B.软件C.用户D.程序员解析：解析 本题考查的是基本的概念，主存单元地址与 cache 单元地址之间的转换工作是由硬件完成的。27.设用 2K4 位的存储器芯片组成 16K8 位的存储器(地址单元为 0000H3FFFH，每个芯片的地址空间连续)，则地址单元 0BIFH 所在芯片的最小地址编号为_。（分数：1.00）A.0000HB.0800H
42、C.2000HD.2800H解析：解析 一个 2K4 位的存储器芯片的容量为 1KB，要组成 16K8 位的存储器(容量为 16KB)，需要16 块 2K4 位的存储器芯片，地址单元为0000H03FFH、0400H07FFH、0800H0BFFH、C00H0FFFH、1000H13FFH，地址单元 0BIFH 所在芯片的最小地址编号为 0800H。28.以下关于 CISC(Complex Instruction Set Comptlter，复杂指令集计算机)和RISC(ReducedInstruction Set Computer，精简指令集计算机)的叙述中，错误的是_。（分数：1.00）A
43、.在 CISC 中，其复杂指令都采用硬布线逻辑来执行 B.采用 CISC 技术的 CPU，其芯片设计复杂度更高C.在 RISC 中，更适合采用硬布线逻辑执行指令D.采用 RISC 技术，指令系统中的指令种类和寻址方式更少解析：解析 本题考查 CISC 和 RISC 的区别。CISC 的基本思想是：进一步增强原有指令的功能，用更为复杂的新指令取代原来由软件子程序完成的功能，是软件功能的硬化，导致机器指令系统越来越庞大而复杂。其弊端主要有：指令集过分繁杂；指令系统过分庞大，难以优化编译使之生成真正高效的目标代码；强调完善的中断控制，设计复杂，研制周期长；芯片种类繁多，出错率大。RISC 的基本思想
44、是：通过减少指令总数和简化指令功能，降低硬件设计的复杂度，使指令能单周期执行，并通过优化编译，提高指令的执行速度，采用硬线控制逻辑，优化编译程序。因此可知答案为 A。29.计算机在进行浮点数的相加(减)运算之前先进行对阶操作，若 x 的阶码大于 y 的阶码，则应将_。（分数：1.00）A.x 的阶码缩小至与 y 的阶码相同，且使 x 的尾数部分进行算术左移B.x 的阶码缩小至与 y 的阶码相同，且使 x 的尾数部分进行算术右移C.y 的阶码扩大至与 x 的阶码相同，且使 y 的尾数部分进行算术左移D.y 的阶码扩大至与 x 的阶码相同，且使 y 的尾数部分进行算术右移 解析：解析 本题考查的是
45、浮点数的加减运算，要经过如下几个步骤。对阶，即使两个数的阶码相同。求尾数和(差)。结果规格化并判断溢出。若运算结果所得的尾数不是规格化的数，则需要进行规格化处理。当尾数溢出时，需要调整阶码。舍入。在对结果右规时，尾数的最低位将因溢出而丢掉。溢出判别。以阶码为准，若阶码溢出，则运算结果溢出；若阶码下溢(小于最小值)，则结果为 0；否则结果正确无溢出。30.内存按字节编址，地址从 90000H 到 CFFFFH，若用存储容量为 16K8b 的存储器芯片构成该内存，至少需要_片。（分数：1.00）A.2B.4C.8D.16 解析：解析 地址区间大小：CFFFFH-90000H+1H=40000H，(
46、40000H) 10=218，题目中内存是按字节编址的，所以空间大小应为 28KB(256KB)，所以要用到 256K/16K=16 块存储器芯片。31.海明校验码是在 n 个数据位之外增设 k 个校验位，从而形成一个 k+n 位的新的码字，使新的码字的码距比较均匀地拉大。n 与 k 的关系是_。（分数：1.00）A.2k-1n+k B.2n-1n+kC.n=kD.n-1k解析：解析 海明码的构成方法是：在数据位之间插入 k 个校验码，通过扩大码距来实现检错和纠错。设数据位是 n 位，校验位是 k 位，则 n 和 k 必须满足关系：2 k-1n+k。32.某指令流水线由 5 段组成，各段所需要
47、的时间如下图所示。（分数：1.00）A.10/70tB.10/49tC.10/35t D.10/30t解析：解析 吞吐率是指单位时间里流水线处理机流出的结果数。对指令而言即为单位时间里执行的指令数。对于这一题，流水线的子过程所用时间不同，所以指令第一次执行时间应该为(1+3+1+2+1)t，从第二次开始，指令在流水操作中应该看最长子过程所用时间，一共有(n-1)次，所以总时问为(1+3+1+2+1)t+3(n-1)t。本题中连续输入 10 条指令，所以完成这 10 个任务所需的时间为(1+3+1+2+1)t+3(10-1)t=35t，所以吞吐率为 10/35t。33.在 CPU 中，_可用于传
48、送和暂存用户数据，为 ALU 执行算术逻辑运算提供工作区。（分数：1.00）A.程序计数器B.累加寄存器 C.程序状态寄存器D.地址寄存器解析：解析 程序寄存器(PC)、累加寄存器(AC)、程序状态寄存器(PSW)和地址寄存器(AR)都是 CPU 中常用的寄存器，其功能分别如下。PC具有寄存信息和计数两种功能。在程序执行之前，将程序的起始地址送入 PC，该地址在程序加载到内存时确定，因此 PC 的内容是程序第一条指令的地址；执行指令时，CPU 将自动修改 PC 的内容，以便使其保持的总是将要执行的下一条指令的地址。AC一个通用的寄存器，其功能是当运算器的算术逻辑单元执行算术或逻辑运算时，为 ALU 提供一个工作区。由此答案显然是 B。PSW保存由算术指令和逻辑指令运行或测试的
