1、系统架构设计师-计算机硬件基础及嵌入式系统设计(二)及答案解析(总分：15.00，做题时间：90 分钟)一、单项选择题(总题数：14，分数：15.00)嵌入式系统中采用中断方式实现输入/输出的主要原因是_。在中断时，CPU 断点信息一般保存到_中。（分数：2.00）(1).A速度最快BCPU 不参与操作C实现起来比较容易D能对突发事件做出快速响应（分数：1.00）A.B.C.D.(2).A通用寄存器 B堆C栈 DI/O 接口（分数：1.00）A.B.C.D.1.在嵌入式系统设计时，下面几种存储结构中对程序员透明的是_。A高速缓存B磁盘存储器C内存Dflash 存储器（分数：1.00）A.B.C
2、.D.2.系统间进行异步串行通信时，数据的串/并和并/串转换一般是通过_实现的。AI/O 指令B专用的数据传送指令CCPU 中有移位功能的数据寄存器D接口中的移位寄存器（分数：1.00）A.B.C.D.3.计算机执行程序时，在一个指令周期的过程中，为了能够从内存中读指令操作码，首先是将_的内容送到地址总线上。A程序计数器 PCB指令寄存器 IRC状态寄存器 SRD通用寄存器 GR（分数：1.00）A.B.C.D.4.内存按字节编址，利用 8K4bit的存储器芯片构成 84000H到 8FFFFH的内存，共需_片。A6 B8C12 D24（分数：1.00）A.B.C.D.5.某磁盘磁头从一个磁道
3、移至另一个磁道需要 10ms。文件在磁盘上非连续存放，逻辑上相邻数据块的平均移动距离为 10个磁道，每块的旋转延迟时间及传输时间分别为 100ms和 2ms，则读取一个 100块的文件需要_ms 的时间。A10200 B11000C11200 D20200（分数：1.00）A.B.C.D.6.计算机系统中，在_的情况下一般应采用异步传输方式。ACPU 访问内存BCPU 与 I/O接口交换信息CCPU 与 PCI总线交换信息DI/O 接口与打印机交换信息（分数：1.00）A.B.C.D.7.以下关于 CISC(Complex Instruction Set Computer，复杂指令集计算机)和
4、 RISC(Reduced Instruction Set Computer，精简指令集计算机)的叙述中，错误的是_。A在 CISC中，复杂指令都采用硬布线逻辑来执行B一般而言，采用 CISC技术的 CPU，其芯片设计复杂度更高C在 RISC中，更适合采用硬布线逻辑执行指令D采用 RISC技术，指令系统中的指令种类和寻址方式更少（分数：1.00）A.B.C.D.8.以下关于 Cache的叙述中，正确的是_。A在容量确定的情况下，替换算法的时间复杂度是影响 Cache命中率的关键因素BCache 的设计思想是在合理的成本下提高命中率CCache 的设计目标是容量尽可能与主存容量相等DCPU 中的
5、 Cache容量应大于 CPU之外的 Cache容量（分数：1.00）A.B.C.D.9.虚拟存储器发生页面失效时，需要进行外部地址变换，即实现_的变换。A虚地址到主存地址B主存地址到 Cache地址C主存地址到辅存物理地址D虚地址到辅存物理地址（分数：1.00）A.B.C.D.10.挂接在总线上的多个部件，_。A只能分时向总线发送数据，并只能分时从总线接收数据B只能分时向总线发送数据，但可同时从总线接收数据C可同时向总线发送数据，并同时从总线接收数据D可同时向总线发送数据，但只能分时从总线接收数据（分数：1.00）A.B.C.D.11.以下关于嵌入式系统开发的叙述，正确的是_。A宿主机与目标
6、机之间只需要建立逻辑连接B宿主机与目标机之间只能采用串口通信方式C在宿主机上必须采用交叉编译器来生成目标机的可执行代码D调试器与被调试程序必须安装在同一台机器上（分数：1.00）A.B.C.D.12.以下关于嵌入式系统硬件抽象层的叙述，错误的是_。A硬件抽象层与硬件密切相关，可对操作系统隐藏硬件的多样性B硬件抽象层将操作系统与硬件平台隔开C硬件抽象层使软硬件的设计与调试可以并行D硬件抽象层应包括设备驱动程序和任务调度（分数：1.00）A.B.C.D.13._不是反映嵌入式实时操作系统实时性的评价指标。A任务执行时间B中断响应和延迟时间C任务切换时间D信号量混洗时间（分数：1.00）A.B.C.
7、D.系统架构设计师-计算机硬件基础及嵌入式系统设计(二)答案解析(总分：15.00，做题时间：90 分钟)一、单项选择题(总题数：14，分数：15.00)嵌入式系统中采用中断方式实现输入/输出的主要原因是_。在中断时，CPU 断点信息一般保存到_中。（分数：2.00）(1).A速度最快BCPU 不参与操作C实现起来比较容易D能对突发事件做出快速响应（分数：1.00）A.B.C.D. 解析：(2).A通用寄存器 B堆C栈 DI/O 接口（分数：1.00）A.B.C. D.解析：在一般的操作系统中，输入/输出方式主要有以下几种。(1)程序控制方式：CPU 直接利用 I/O指令编程，实现数据的 I/
8、O。CPU 发出 I/O命令，命令中包含了外设的地址信息和所要执行的操作，相应的 I/O系统执行该命令并设置状态寄存器；CPU 不停地(定期地)查询I/O系统以确定该操作是否完成。由程序主动查询外设，完成主机与外设间的数据传送，方法简单，硬件开销小。(2)程序中断方式：CPU 利用中断方式完成数据的 I/O，当 I/O系统与外设交换数据时，CPU 无需等待也不必去查询 I/O的状态，当 I/O系统完成了数据传输后则以中断信号通知 CPU。然后 CPU保存正在执行程序的现场，转入 I/O中断服务程序完成与 I/O系统的数据交换。再然后返回原主程序继续执行。与程序控制方式相比，中断方式因为 CPU
9、无需等待而提高了效率。在系统中具有多个中断源的情况下，常用的处理方法有：多中断信号线法、中断软件查询法、雏菊链法、总线仲裁法和中断向量表法。(3)DMA方式：使用 DMA控制器(DMAC)来控制和管理数据传输。DMAC 和 CPU共享系统总线，并且具有独立访问存储器的能力。在进行 DMA时，CPU 放弃对系统总线的控制而由 DMAC控制总线；由 DMAC提供存储器地址及必须的读/写控制信号，实现外设与存储器之间进行数据交换。DMAC 获取总线方式主要有三种，分别是暂停方式、周期窃取(挪用)方式和共享方式。(4)通道：通道是一种通过执行通道程序管理 I/O操作的控制器，它使主机与 I/O操作之间
10、达到更高的并行程度。在具有通道处理机的系统中，当用户进程请求启动外设时，由操作系统根据 I/O要求构造通道程序和通道状态字，将通道程序保存在主存中，并将通道程序的首地址放到通道地址字中，然后执行“启动I/O”指令。按照所采取的传送方式，可将通道分为字节多路通道、选择通道和数组多路通道三种。(5)输入/输出处理机(IOP)：也称为外围处理机(PPU)，它是一个专用处理机，也可以是一个通用的处理机，具有丰富的指令系统和完善的中断系统。专用于大型、高效的计算机系统处理外围设备的 I/O，并利用共享存储器或其他共享手段与主机交换信息。从而使大型、高效的计算机系统更加高效地工作。与通道相比，IOP具有比
11、较丰富的指令系统，结构接近于一般的处理机，有自己的局部存储器。嵌入式系统中采用中断方式实现输入/输出的主要原因是能对突发事件做出快速响应。在中断时，CPU 断点信启、一般保存到栈中。1.在嵌入式系统设计时，下面几种存储结构中对程序员透明的是_。A高速缓存B磁盘存储器C内存Dflash 存储器（分数：1.00）A. B.C.D.解析：四个选项中，高速缓存就是 Cache，它处于内存与 CPU之间，是为了提高访问内存时的速度而设置的，这个设备对于程序员的程序编写是完全透明的。磁盘存储器与。flash 存储器都属于外设，在存储文件时，需要考虑到该设备的情况，因为需要将文件内容存于相应的设备之上。内存
12、是程序员写程序时需要考虑的，因为内存的分配与释放是经常要用到的操作。2.系统间进行异步串行通信时，数据的串/并和并/串转换一般是通过_实现的。AI/O 指令B专用的数据传送指令CCPU 中有移位功能的数据寄存器D接口中的移位寄存器（分数：1.00）A.B.C.D. 解析：一般来说，嵌入式系统通常采用接口中的移位寄存器来实现数据的串/并和并/串转换操作。3.计算机执行程序时，在一个指令周期的过程中，为了能够从内存中读指令操作码，首先是将_的内容送到地址总线上。A程序计数器 PCB指令寄存器 IRC状态寄存器 SRD通用寄存器 GR（分数：1.00）A. B.C.D.解析：指令系统中的每一条指令都
13、有一个操作码，它表示该指令应进行什么性质的操作。不同的指令用操作码这个字段的不同编码来表示，每一种编码代表一种指令。组成操作码字段的位数一般取决于计算机指令系统的规模。通用计算机系统的基本指令有数据传送类指令、运算类指令、程序控制类指令、I/O 指令、处理机控制和调试指令。数据传送类指令。数据传送类指令是最基本的指令类型，主要用于实现寄存器与寄存器之间、寄存器与主存单元之间，以及两个主存单元之间的数据传送。数据传送指令的种类由三个主要因素决定，分别是数据存储设备的种类、数据传送单位和采用的寻址方式。数据传送类指令又可以细分为一般传送指令、堆栈操作指令和数据交换指令。一般传送指令具有数据复制的性
14、质，即数据从源地址传送到目的地址，而源地址中的内容保持不变；堆栈操作指令分为进栈(PUSH)和出栈(POP)两种，在程序中它们往往是成对出现的；数据交换指令是双方向数据传送指令，即将源操作数与目的操作数相互交换位置。运算类指令。运算类指令又分为算术运算指令、逻辑运算指令和移位指令，其中移位指令又可分为算术移位、逻辑移位和循环移位。运算类指令在整个指令系统中应该占有比较大的比重(例如，超过 30%)。如果所占比重过小，就会影响整个计算机系统的性能。设计运算类指令，主要考虑操作种类、数据表示、数据长度、数据存储设备，以及它们的组合。在对这些因素进行组合时，必须考虑指令的执行时间、使用频率、硬件实现
15、的复杂程度等多方面的情况。程序控制指令。程序控制类指令用于控制程序的执行顺序，并使程序具有测试、分析与判断的能力，主要包括三类，分别是转移指令(包括无条件转移和有条件转移)、程序调用和返回指令、循环控制指令。其中，前两类指令在一般计算机中是必须具备的，最后一类指令用于对循环程序进行优化。I/O 指令。I/O 指令用来实现主机与外部设备之间的信息交换，包括 I/O数据、主机向外设发控制命令或外设向主机报告工作状态等。I/O 指令通常比较简单，采用单一的直接寻址方式，数据字长一般以字节为单位。在多用户或多任务环境下，I/O 指令属于特权指令。当程序需要进行 I/O操作时，用系统调用进入操作系统，由
16、操作系统对设备统一进行管理。处理机控制和调试指令。在一般的计算机系统中，处理机有两个状态，分别是管态和用户态，或称主态和从态。这两个状态需要互相切换，在这两个状态下所能使用的指令应该有所区别。在一般通用计算机系统中，按照指令的使用权限，可以把指令分为两大类，分别是一般指令和特权指令。只有系统管理程序能够使用，一般用户程序不能使用的指令称为特权指令，主要包括处理机状态的设置和管理、系统硬件和软件资源的管理、进程的管理等。只有在管态下才能够使用特权指令；在用户态下，只能使用一般指令。程序计数器(PC)用于记录需要执行的下一条指令操作码的地址，所以在读指令操作码时，应将程序计数器的内容送到地址总线上
17、。4.内存按字节编址，利用 8K4bit的存储器芯片构成 84000H到 8FFFFH的内存，共需_片。A6 B8C12 D24（分数：1.00）A.B.C. D.解析：本题的题型在软考中较为常见，其难度在于计算时需要注意技巧，如果不注意技巧，将浪费大量时间于无谓的计算过程。8FFFFH-84000H+1=(8FFFFH+1)-84000H=90000H-84000H=C000H，转化成十进制为48K。由于内存是按字节编址，所以存储容量为：48K8bit，48K8bit/(8K4bit)=12。5.某磁盘磁头从一个磁道移至另一个磁道需要 10ms。文件在磁盘上非连续存放，逻辑上相邻数据块的平均
18、移动距离为 10个磁道，每块的旋转延迟时间及传输时间分别为 100ms和 2ms，则读取一个 100块的文件需要_ms 的时间。A10200 B11000C11200 D20200（分数：1.00）A.B.C.D. 解析：在硬盘中，信息分布呈以下层次：记录面、圆柱面、磁道和扇区，如图所示。一台硬盘驱动器中有多个磁盘片，每个盘片有两个记录面，每个记录面对应一个磁头，所以记录面号就是磁头号，如图(a)所示。所有的磁头安装在一个公用的传动设备或支架上，磁头一致地沿盘面径向移动，单个磁头不能单独地移动。在记录面上，一条条磁道形成一组同心圆，最外圈的磁道为 0号，往内则磁道号逐步增加，如图(b)所示。在
19、一个盘组中，各记录面上相同编号(位置)的各磁道构成一个柱面，如图(c)所示。若每个磁盘片有 m个磁道，则该硬盘共有 m个柱面。引入柱面的概念是为了提高硬盘的存储速度。当主机要存入一个较大的文件时，若一条磁道存不完，就需要存放在几条磁道上。这时，应首先将一个文件尽可能地存放在同一柱面中。如果仍存放不完，再存入相邻的柱面内。通常将一条磁道划分为若干个段，每个段称为一个扇区或扇段，每个扇区存放一个定长信息块(例如，512个字节)，如图(b)所示。一条磁道划分多少扇区，每个扇区可存放多少字节，一般由操作系统决定。磁道上的扇区编号从 1开始，不像磁头或柱面编号从 0开始。主机向硬盘控制器送出有关寻址信息
20、，硬盘地址一般表示为：驱动器号、柱面(磁道)号、记录面(磁头)号、扇区号。通常，主机通过一个硬盘控制器可以连接几台硬盘驱动器，所以需送出驱动器号。调用磁盘常以文件为单位，故寻址信息一般应当给出文件起始位置所在的柱面号与记录面号(这就确定了具体磁道)、起始扇区号，并给出扇区数(交换量)。硬盘标称的容量是指格式化容量，即用户实际可以使用的存储容量，而非格式化容量是指磁记录介质上全部的磁化单元数，格式化容量一般约为非格式化容量的 60%70%。格式化存储容量的计算公式是：存储容量=ntsb其中：n 为保存数据的总记录面数，t 为每面磁道数，s 为每道的扇区数，b 为每个扇区存储的字节数。硬盘转速是硬
21、盘主轴电机的旋转速度，它是决定硬盘内部传输速率的关键因素之一，在很大程度上直接影响到硬盘的速度。硬盘转速以每分钟多少转(RPM)来表示，RPM 值越大，内部传输速率就越快，访问时间就越短，硬盘的整体性能也就越好。记录密度是指硬盘存储器上单位长度或单位面积所存储的二进制信息量，通常以道密度和位密度表示。道密度是指沿半径方向上单位长度中的磁道数目，位密度是指沿磁道方向上单位长度中所记录的二进制信息的位数。硬盘的存取时间主要包括三个部分：第一部分是指磁头从原先位置移动到目的磁道所需要的时间，称为寻道时间或查找时间；第二部分是指在到达目的磁道以后，等待被访问的记录块旋转到磁头下方的等待时间；第三部分是
22、信息的读/写操作时间。由于寻找不同磁道和等待不同记录块所花的时间不同，所以通常取它们的平均值。因为读/写操作时间比较快，相对于平均寻道时间 Ts和平均等待时间 Tw来说，可以忽略不计。所以，磁盘的平均存取时间 Ta为：6.计算机系统中，在_的情况下一般应采用异步传输方式。ACPU 访问内存BCPU 与 I/O接口交换信息CCPU 与 PCI总线交换信息DI/O 接口与打印机交换信息（分数：1.00）A.B.C.D. 解析：根据外部设备与 I/O模块交换数据的方式，系统接口可以分为串行接口和并行接口两种。串行接口一次只能传送 1位信息，而并行接口一次就可传送多位信息。串行通信又可分为异步通信方式
23、和同步通信方式两种。同步通信是一种连续串行传送数据的通信方式，一次通信只传送一帧信息。在异步通信中，数据通常以字符或者字节为单位组成字符帧传送。字符帧由发送端逐帧发送，通过传输线被接收设备逐帧接收。发送端和接收端可以由各自的时钟来控制数据的发送和接收，这两个时钟源彼此独立，互不同步。异步通信在发送字符时，所发送的字符之间的时间间隔可以是任意的。接收端必须时刻做好接收的准备，发送端可以在任意时刻开始发送字符，因此必须在每一个字符的开始和结束的地方加上标志，即加上开始位和停止位，以便使接收端能够正确地将每一个字符接收下来。异步通信的好处是通信设备简单、便宜，但传输效率较低；同步通信要求收发双方具有
24、同频同相的同步时钟信号，只需在传送报文的最前面附加特定的同步字符，使收发双方建立同步，此后，便在同步时钟的控制下逐位发送和接收。在本题中，CPU 访问内存通常是同步方式，CPU 与 I/O接口交换信息通常是同步方式，CPU 与 PCI总线交换信息通常是同步方式，I/O 接口与打印机交换信息则通常采用基于缓存池的异步方式。7.以下关于 CISC(Complex Instruction Set Computer，复杂指令集计算机)和 RISC(Reduced Instruction Set Computer，精简指令集计算机)的叙述中，错误的是_。A在 CISC中，复杂指令都采用硬布线逻辑来执行B
25、一般而言，采用 CISC技术的 CPU，其芯片设计复杂度更高C在 RISC中，更适合采用硬布线逻辑执行指令D采用 RISC技术，指令系统中的指令种类和寻址方式更少（分数：1.00）A. B.C.D.解析：在计算机系统结构发展的过程中，指令系统的优化设计有两个截然相反的方向，一个是增强指令的功能，设置一些功能复杂的指令，把一些原来由软件实现的、常用的功能改用硬件的指令系统来实现，这种计算机系统称为复杂指令系统计算机(Complex Instruction Set Computer，CISC)；另一个是尽量简化指令功能，只保留那些功能简单，能在一个节拍内执行完成指令，较复杂的功能用一段子程序来实现
26、，这种计算机系统称为精简指令系统计算机(Reduced Instruction Set Computer，RISC)。CISC 指令系统的特点CISC指令系统的主要特点如下。指令数量众多。指令系统拥有大量的指令，通常有 100250 条左右。指令使用频率相差悬殊。最常使用的是一些比较简单的指令，仅占指令总数的 20%，但在程序中出现的频率却占 80%。而大部分复杂指令却很少使用。支持很多种寻址方式。支持的寻址方式通常有 520 种。变长的指令。指令长度不是固定的，变长的指令增加指令译码电路的复杂性。指令可以对主存单元中的数据直接进行处理。典型的 CISC通常都有指令能够直接对主存单元中的数据进
27、行处理，其执行速度较慢。以微程序控制为主。CISC 的指令系统很复杂，难以用硬布线逻辑(组合逻辑)电路实现控制器，通常采用微程序控制。目标程序的优化目标程序是由指令直接组成的，是要在处理机中直接执行的，因此，面向目标程序优化的指令系统是提高计算机系统性能最直接的方法。优化目标程序的目的主要有两个：一个是缩短程序的长度，即减少程序的空间开销；另一个是缩短程序的执行时间，即减少程序的时间开销。优化目标程序的主要途径是增强指令的功能，包括数据传送指令、运算类指令和程序控制指令。具体方法是，对大量的程序及其执行情况进行统计分析，找出那些使用频率高、执行时间长的指令和指令串。对于那些使用频率高的指令，用
28、硬件加快其执行，就能缩短整个程序的执行时间。对于那些使用频率高的指令串，用一条新的指令来代替它，这样，不但能缩短整个程序的执行时间，而且能缩短整个程序的长度，从而减少程序的空间开销。对高级语言和编译程序的支持高级语言和一般计算机的机器语言的语义差距比较大，通常用高级语言编写的程序经编译程序编译后生成的目标程序，与直接用机器语言或汇编语言编写的程序相比，时间和空间的开销都要大一个数量级。因此，改进指令系统，增加对高级语言和编译程序的支持，缩小高级语言与机器语言之间的差距，就能提高整个计算机系统的性能。面向高级语言和编译程序增强指令系统的途径主要有两个：一是增强对高级语言和编译程序支持的指令的功能
29、，增强体系结构的规整性，减少体系结构中各种例外情况；二是设计高级语言计算机，在这种计算机中，用高级语言编写的程序不需要经过编译，直接由机器的硬件来执行。例如，LISP 计算机和 PROLOG计算机等。操作系统的优化实现任何一种计算机系统都必须有操作系统的支撑才能工作，而操作系统又必须用指令系统来实现。所以操作系统的优化必须要通过指令系统的优化才能实现。CISC 指令系统的缺陷CISC指令系统主要存在如下三个方面的问题。80-20规律。在 CISC中，各种指令的使用频率相差很悬殊，大量的统计数字表明，大约有 20%的指令使用频率比较大，占据了 80%的处理机时间。换句话说，有 80%的指令只在
30、20%的处理机运行时间内才被用到。超大规模(甚大规模、极大规模)集成电路技术的发展引起的问题。超大规模集成电路工艺要求规整性，而在 CISC中，为了实现大量的复杂指令，控制逻辑极不规整，给超大规模集成电路工艺造成很大困难。在 CISC中，大量使用微程序技术以实现复杂的指令系统。由于超大规模集成电路的集成度迅速提高，使得生产单芯片处理机成为可能。在单芯片处理机内，希望采用规整的硬布线控制逻辑，不希望用微程序。软硬件的功能分配问题。在 CISC中，为了支持目标程序的优化，支持高级语言和编译程序，增加了许多复杂的指令，用一条指令来代替一串指令。这些复杂指令简化了目标程序，缩小了高级语言与机器指令之间
31、的语义差距。然而，为了实现这些复杂的指令，不仅增加了硬件的复杂程度，而且使指令的执行周期大大加长。例如，为了支持编译程序的对称性要求，一般的运算类指令都能直接访问主存，从而使指令的执行周期数增加，数据的重复利用率降低。RISC不是简单地把指令系统进行简化，而是通过简化指令的途径使计算机的结构更加简单、合理，以减少指令的执行周期数，从而提高运算速度。RISC 指令系统的特点RISC要求指令系统简化，操作在单周期内完成，指令格式力求一致，寻址方式尽可能减少，并提高编译的效率，最终达到加快机器处理速度的目的。RISC 指令系统的主要特点如下。指令数量少。优先选取使用频率最高的一些简单指令和一些常用指
32、令，避免使用复杂指令。只提供了LOAD(从存储器中读数)和 STORE(把数据写入存储器)两条指令对存储器操作，其余所有的操作都在 CPU的寄存器之间进行。指令的寻址方式少。通常只支持寄存器寻址方式、立即数寻址方式和相对寻址方式。指令长度固定，指令格式种类少。因为 RISC指令数量少、格式少、相对简单，其指令长度固定，指令之间各字段的划分比较一致，译码相对容易。以硬布线逻辑控制为主。为了提高操作的执行速度，通常采用硬布线逻辑(组合逻辑)来构建控制器。单周期指令执行，采用流水线技术。因为简化了指令系统，很容易利用流水线技术，使得大部分指令都能在一个机器周期内完成。少数指令可能会需要多周期，例如，
33、LOAD/STORE 指令因为需要访问存储器，其执行时间就会长一些。优化的编译器：RISC 的精简指令集使编译工作简单化。因为指令长度固定、格式少、寻址方式少，编译时不必在具有相似功能的许多指令中进行选择，也不必为寻址方式的选择而费心，同时易于实现优化，从而可以生成高效率执行的机器代码。CPU中的通用寄存器数量多，一般在 32个以上，有的可达上千个。大多数 RISC采用了 Cache方案，使用 Cache来提高取指令的速度。而且，有的 RISC使用两个独立的Cache来改善性能。一个称为指令 Cache，另一个称为数据 Cache。这样，取指令和取数据可以同时进行，互不干扰。RISC 的核心思
34、想计算机执行一个程序所用的时间可表示为：P=ICPIT其中，P 是执行这个程序所使用的总时间，I 是这个程序所需执行的总的指令条数，CPI 是每条指令执行的平均周期数，T 是一个周期的时间长度。由于 RISC的指令都比较简单，CISC 中的一条复杂指令所完成的功能在 RISC中可能要用几条指令才能实现。对于同一个源程序，分别编译后生成的动态目标代码，显然 RISC的要比 CISC的多。但是，由于CISC中复杂指令使用的频率很低，程序中使用的指令绝大多数都是与 RISC一样的简单指令，因此，实际上的统计结果表明，RISC 的 I长度只比 CISC的长 20%40%。由于 CISC一般是用微程序实
35、现的，一条指令往往要用好几个周期才能完成，一些复杂指令所要的周期数就更多。根据统计，大多数 CISC的指令平均执行周期数 CPI在 410 之间；而 RISC的大多数指令都是单周期执行的，它们的 CPI应该是 1，但是，由于 RISC中还有 LOAD和 STORE指令，也还有少数复杂指令，所以，CPI 要略大于 1。由于 RISC一般采用硬布线逻辑实现，指令要实现的功能都比较简单，所以，CISC 的 T通常是 RISC的3倍左右。综合以上三点，可以大致计算出，RISC 的处理速度要比同规模的 CISC提高 35 倍。其中的关键在于RISC的指令平均执行周期数 CPI减小了，这正是 RISC设计
36、思想的精华。减小 CPI是多个方面共同努力的结果。在硬件方面，采用硬布线控制逻辑，减少指令和寻址方式的种类，使用固定的指令格式，采用LOAD/STORE结构，指令执行过程中设置多级流水线等，软件方面十分强调优化编译技术的作用。RISC 的关键技术RISC要达到很高的性能，必须有相应的技术支持。目前，在 RISC处理机中采用的主要技术有如下几种。延时转移技术。在 RISC处理机中，指令一般采用流水线方式工作。流水线技术所面临的一个问题就是转移指令的出现，这时，有可能使流水线断流。其中一个解决办法是在转移指令之后插入一条有效的指令，而转移指令好像被延迟执行了，因此，把这种技术称为延迟转移技术。指令
37、取消技术。采用指令延时技术，遇到条件转移指令时，调整指令序列非常困难，在许多情况下找不到可以用来调整的指令。有些 RISC处理机采用指令取消技术。在使用指令取消技术的处理机中，所有转移指令和数据变换指令都可以决定下面待执行的指令是否应该取消。如果指令被取消，其效果相当于执行了一条空操作指令，不影响程序的运行环境。为了提高程序的执行效率，应该尽量少取消指令，以保持指令流水线处于充满状态。重叠寄存器窗口技术。在处理机中设置一个数量比较大的寄存器堆，并把它划分成很多个窗口。每个过程使用其中相邻的三个窗口和一个公共的窗口，而在这些窗口中，有一个窗口是与前一个过程共用，还有一个窗口是与下一个过程共用的。
38、与前一个过程共用的窗口可以用来存放前一个过程传送给本过程的参数，同时也存放本过程传送给前一个过程的计算结果；与下一个过程共用窗口可以用来存放本过程传送给下一个过程的参数和存放下一个过程传送给本过程的计算结果。指令流调整技术。为了使 RISC处理机中的指令流水线高效率地工作，尽量不断流。编译器必须分析程序的数据流和控制流，当发现指令流有断流可能时，要调整指令序列。对有些可以通过变量重新命名来消除的数据相关，要尽量消除。这样，可以提高流水线的执行效率，缩短程序的执行时间。逻辑实现以硬件为主，固件为辅。RSC 主要采用硬布线逻辑来实现指令系统。对于那些必须的复杂指令，也可用固件实现。在实际应用中，商
39、品化的 RISC机器并不是纯粹的 RISC。为了满足应用的需要，实用的 RISC除了保持RISC的基本特色之外，还必须辅以一些必不可少的复杂指令，例如，浮点运算、十进制运算指令等。所以，这种机器实际上是在 RISC基础上实现了 RISC与 CISC的完美结合。本题考查 CISC与 RISC的区别，这是一种常见的考题，两者的区别总结如表所示。CISC与RISC的区别指令系统类型指令寻址方式实现方式其他CISC(数量多，使用支持多种微程序控制复杂)频率差别大，可变艮格式技术RISC(精简)数量少，使用频率接近，定长格式，大部分为单周期指令，操作寄存器，只有Load/支持方式少增加了通用寄存器；硬布
40、线逻辑控制为主；采用流水线优化编译，有效支持高级语言Store操作内存8.以下关于 Cache的叙述中，正确的是_。A在容量确定的情况下，替换算法的时间复杂度是影响 Cache命中率的关键因素BCache 的设计思想是在合理的成本下提高命中率CCache 的设计目标是容量尽可能与主存容量相等DCPU 中的 Cache容量应大于 CPU之外的 Cache容量（分数：1.00）A.B. C.D.解析：Cache 的功能是提高 CPU数据输入/输出的速率，突破所谓的“冯诺依曼瓶颈”，即 CPU与存储系统间数据传送带宽限制。高速存储器能以极高的速率进行数据的访问，但因其价格高昂，如果计算机的内存完全由
41、这种高速存储器组成，则会大大增加计算机的成本。通常在 CPU和内存之间设置小容量的Cache。Cache 容量小但速度快，内存速度较低但容量大，通过优化调度算法，系统的性能会大大改善，仿佛其存储系统容量与内存相当而访问速度近似 Cache。Cache通常采用相联存储器(Content Addressable Memory，CAM)。CAM 是一种基于数据内容进行访问的存储设备。当对其写入数据时，CAM 能够自动选择一个未用的空单元进行存储；当要读出数据时，不是给出其存储单元的地址，而是直接给出该数据或者该数据的一部分内容，CAM 对所有存储单元中的数据同时进行比较，并标记符合条件的所有数据以供
42、读取。由于比较是同时、并行进行的，所以，这种基于数据内容进行读/写的机制，其速度比基于地址进行读/写的方式要快很多。Cache 基本原理使用 Cache改善系统性能的依据是程序的局部性原理。程序访问的局部性有两个方面的含义，分别是时间局部性和空间局部性。时间局部性是指如果一个存储单元被访问，则可能该单元会很快被再次访问。这是因为程序存在着循环。空间局部性是指如果一个存储单元被访问，则该单元邻近的单元也可能很快被访问。这是因为程序中大部分指令是顺序存储、顺序执行的，数据一般也是以向量、数组、树、表等形式簇聚地存储在一起的。根据程序的局部性原理，最近的、未来要用的指令和数据大多局限于正在用的指令和
43、数据，或是存放在与这些指令和数据位置上邻近的单元中。这样，就可以把目前常用或将要用到的信息预先放在 Cache中。当CPU需要读取数据时，首先在 Cache中查找是否有所需内容，如果有，则直接从 Cache中读取；若没有，再从内存中读取该数据，然后同时送往 CPU和 Cache。如果 CPU需要访问的内容大多都能在 Cache中找到(称为访问命中)，则可以大大提高系统性能。如果以 h代表对 Cache的访问命中率(“1-h”称为失效率，或者称为未命中率)，t 1表示 Cache的周期时间，t 2表示内存的周期时间，以读操作为例，使用“Cache+主存储器”的系统的平均周期为 t3。则：t3=t
44、1h+t2(1-h)系统的平均存储周期与命中率有很密切的关系，命中率的提高即使很小也能导致性能上的较大改善。例如，设某计算机主存的读/写时间为 100ns，有一个指令和数据合一的 Cache，已知该 Cache的读/写时间为 10ns，取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5指令需要存/取一个操作数。假设指令流水线在任何时候都不阻塞，则设置 Cache后，每条指令的平均访存时间约为：(2%100ns+98%10ns)+1/5(5%100ns+95%10ns)=14.7ns映射机制当 CPU发出访存请求后，存储器地址先被送到 Cache控制器以确定所需数据
45、是否已在 Cache中，若命中则直接对 Cache进行访问。这个过程称为 Cache的地址映射(映像)。在 Cache的地址映射中，主存和 Cache将均分成容量相同的块(页)。常见的映射方法有直接映射、全相联映射和组相联映射。直接映射。直接映射方式以随机存取存储器作为 Cache存储器，硬件电路较简单。直接映射是一种多对一的映射关系，但一个主存块只能够复制到 Cache的一个特定位置上去。例如，某 Cache容量为 16KB(即可用 14位表示)，每块的大小为 16B(即可用 4位表示)，则说明其可分为 1024块(可用 10位表示)。主存地址的最低 4位为 Cache的块内地址，然后接下来
46、的中间 10位为 Cache块号。如果主存地址为1234E8F8H(一共 32位)，那么，最后 4位就是 1000(对应十六进制数的最后一位“8”)，而中间 10位，则应从 E8F(1110 1000 1111)中获取，得到 10 1000 1111。因此，主存地址为 1234E8F8H的单元装入的Cache地址为 10 1000 111 11000。直接映射的关系可以用下列公式来表示：K=I mod C其中，K 为 Cache的块号，I 为主存的页号，C 为 Cache的块数。直接映射方式的优点是比较容易实现，缺点是不够灵活，有可能使 Cache的存储空间得不到充分利用。例如，假设 Cach
47、e有 8块，则主存的第 1页与第 17页同时复制到 Cache的第 1块，即使 Cache其他块空闲，也有一个主存页不能写入 Cache。全相联映射。全相联映射使用相联存储器组成的 Cache存储器。在全相联映射方式中，主存的每一页可以映射到 Cache的任一块。如果淘汰 Cache中某一块的内容，则可调入任一主存页的内容，因而较直接映射方式灵活。在全相联映射方式中，主存地址不能直接提取 Cache块号，而是需要将主存页标记与 Cache各块的标记逐个比较，直到找到标记符合的块(访问 Cache命中)，或者全部比较完后仍无符合的标记(访问 Cache失败)。因此，这种映射方式速度很慢，失掉了高
48、速缓存的作用，这是全相联映射方式的最大缺点。如果让主存页标记与各 Cache标记同时比较，则成本又太高。全相联映像方式由于比较器电路难于设计和实现，故只适用于小容量的 Cache。组相联映射。组相联映射是直接映射和全相联映射的折中方案。它将 Cache中的块再分成组，通过直接映射方式决定组号，通过全相联映射的方式决定Cache中的块号。在组相联映射方式中，主存中一个组内的页数与 Cache的分组数相同。例如，容量为 64块的 Cache采用组相联方式映像，每块大小为 128个字，每 4块为一组，即 Cache分为64/4=16组。若主存容量为 4096页，且以字编址。首先，根据主存与 Cache块的容量需一致，即每个内存页的大小也是 128个字，因此一共有 1284096个字(2 19个字)，即主存地址需要 19位。因为 Cache分为 16组，所以主存需要分为 4096/16=256组(每组 16页)，即 28组，因此主存组号需 8位。按照上述划分方法，主存每一组的第 1页映射到 Cache的第 1组，主存每一组的第 2页映射到 Cache的第2组，依此类推。因为主存中一个组内的页数与 Cache的分组数相同，所以主存每一组的最后一页映射到Cache的最后一组。要注意的是，有关组相联映射的划分方法不止一种。例如，还有一种方式是主存不分组，而是根据下列公式直接进行映射：J=I
