1、数据库系统工程师-存储系统及答案解析(总分：70.00，做题时间：90 分钟)内存按字节编址，地址从 A4000H 到 CBFFFH，共有 (1) 字节。若用存储容量为 32K8bit 的存储芯片构成该内存，至少需要 (2) 片。（分数：2.00）A.80KB.96KC.160KD.192kA.2B.5C.8D.101.单个磁头在向盘片的磁性涂料层上写入数据时，是以 (3) 方式写入的。（分数：1.00）A.并行B.并一串行C.串行D.串一并行容量为 64 块的 Cache 采用组相联方式映像，每块大小为 128 个字，每 4 块为一组。若主存容量为 4096 块，且以字编址，那么主存地址应该
2、为 (4) 位，主存区号为 (5) 位。（分数：2.00）A.16B.17C.18D.19A.5B.6C.7D.82.如果主存容量为 16M 字节，且按字节编址，表示该主存地址至少应需要 (6) 位。（分数：1.00）A.16B.20C.24D.32数据存储在磁盘上的排列方式会影响 I/O 服务的总时间。假设每磁道划分成 10 个物理块，每块存放 1 个逻辑记录。逻辑记录 R1，R2，R10 存放在同一个磁道上，记录的安排顺序如表 2-1 所示。表 2-1 记录的安排顺序物理块 1 2 3 4 5 6 7 8 9 10逻辑记录 R1 R2 R3 R4 R5 R6 R7 R8 R9 R10假定磁
3、盘的旋转速度为 20ms/周，磁头当前处在 R1 的开始处。若系统顺序处理这些记录，使用单缓冲区，每个记录处理时间为 4ms，则处理这 10 个记录的最长时间为 (7) ；对信息存储进行优化分布后，处理 10 个记录的最少时间为 (8) 。（分数：2.00）A.180msB.200msC.204msD.220msA.40msB.60msC.100msD.160ms虚拟存储管理系统的基础是程序的 (9) 理论，这个理论的基本含义是指程序执行时往往会不均匀地访问主存储器单元。根据这个理论，Denning 提出了工作集理论。工作集是进程运行时被频繁访问的页面集合。在进程运行时，如果它的工作集页面都在
4、 (10) 内，能够使该进程有效地运行，否则会出现频繁的页面调入/调出的现象。（分数：2.00）A.全局性B.局部性C.时间全局性D.空间全局性A.主存储器B.虚拟存储器C.辅助存储器D.U 盘3.在计算机系统中，构成虚拟存储器 (11) 。（分数：1.00）A.只需要一定的硬件资源便可实现B.只需要一定的软件即可实现C.既需要软件也需要硬件方可实现D.既不需要软件也不需要硬件4.页式存储系统的逻辑地址由页号和页内地址两部分组成。假定页面的大小为 4K，地址变换过程如图 2-1所示，图中逻辑地址用十进制表示。（分数：1.00）A.33220B.8644C.4548D.2500高速缓存 Cach
5、e 与主存间采用全相联地址映像方式，高速缓存的容量为 4MB，分为 4 块，每块 IMB，主存容量为 256MB。若主存读写时间为 30ns，高速缓存的读写时间为 3ns，平均读写时间为 3.27ns，则该高速缓存的命中率为 (13) %。若地址变换表如下所示，则主存地址为 8888888H 时，高速缓存地址为 (14) H。地址变换表0 38H1 88H2 59H3 67H（分数：2.00）A.90B.95C.97D.99A.488888B.388888C.288888D.1888885.在 CPU 与主存之间设置高速缓冲存储器 Cache，其目的是为了 (15) 。（分数：1.00）A.扩
6、大主存的存储容量B.提高 CPU 对主存的访问效率C.既扩大主存容量又提高存取速度D.提高外存储器的速度6.若内存地址区间为 4000H43FFH，每个存储单元可存储 16 位二进制数，该内存区域由 4 片存储器芯片构成，则构成该内存所用的存储器芯片的容量是 (16) 。（分数：1.00）A.51216bitB.2568bitC.25616bitD.10248bitRAD 是一种经济的磁盘冗余阵列，它采用 (17) 和 (18) 以提高数据传输率。 RAD 与主机连接较普遍使用的工业标准接口为 (19) 。（分数：3.00）A.智能控制器B.磁盘镜像C.磁盘双工技术D.多磁盘驱动器A.智能控制
7、器B.磁盘镜像C.磁盘双工技术D.多磁盘驱动器A.RS-232B.FDDIC.SCSID.ST5067.SCSI 是一种通用的系统级标准输入/输出接口，其中 (20) 标准的数据宽度为 16 位，数据传送率达20Mb/s。（分数：1.00）A.SCSI-IB.SCSI-IIC.FASTSCSI-IID.FAST/WDE SCSI-II某虚拟存储器的用户编程空间共 32 个页面，每页 1KB，主存为 16KB。假定某时刻该用户页表中已调入主存的页面的虚页号和物理页号对照表如表 2-2 所示。表 2-2 虚页号与物理页号对照表虚页号 物理页号0 51 102 48 7则表 2-3 中与虚地址相对应
8、的物理地址如表 2-3 所示(如果主存中找不到，即为页失效)。表 2-3 虚地址与物理地址对照表虚地址 物理地址0A5C(H) 21 1A5C(H) 22 这里，(H)表示十六进制。（分数：2.00）A.页失效B.1E5C(H)C.2A5C(H)D.165C(H)E.1 25C(H)F.1A5C(H)A.页失效B.1E5C(H)C.2A5C(H)D.165C(H)E.1 25C(H)F.1A5C(H)一个虚拟存储系统由容量 C1=8MB 的主存和容量 C2=800MB 的辅存两级存储器所构成。主存每位平均代价p1=10 个单位成本，辅存每位平均代价 p2=1 个单位成本。相对于 CPU 而言，
9、从主存读出时间为tA1=500ns，从辅存读出时间为 tA2=5ms。为了测定是否达到高存取速率和低的位成本等，可以统计一组Benchmark 程序，获得访问主存次数 N1=8109，访问辅存次数 N2=16106。那么，本虚存系统的两级存储器的读出时间比 (23) ，每位平均代价 (24) 单位成本，命中率 H (25) ，平均读出时间tA (26) s。（分数：4.00）A.0.005B.100.5C.0.5D.0.9E.0.98F.0.998G.0.999H.1I.1.09J.1.10K1.5L2.09M5N5.1O10.5P20.5Q50.5R100.5A.0.005B.100.5C.
10、0.5D.0.9E.0.98F.0.998G.0.999H.1I.1.09J.1.10K1.5L2.09M5N5.1O10.5P20.5Q50.5R100.5A.0.005B.100.5C.0.5D.0.9E.0.98F.0.998G.0.999H.1I.1.09J.1.10K1.5L2.09M5N5.1O10.5P20.5Q50.5R100.5A.0.005B.100.5C.0.5D.0.9E.0.98F.0.998G.0.999H.1I.1.09J.1.10K1.5L2.09M5N5.1O10.5P20.5Q50.5R100.5在段页式管理的存储器中，实存等分为 (27) 、程序按逻辑模块
11、分成 (28) 。在多道程序环境下，每道程序还需要一个 (29) 作为用户标志号。每道程序都有对应的 (30) 。一个逻辑地址包括 (29) x、段号s、页号 p 和页内地址 d 四个部分。假设总长度为 22 位的逻辑地址格式分配如下：2120 位 x；1914 位 s；1311 位 p；100 位 d。若x，s，p，d 均以二进制数表示，其转换成的物理地址为 (31) 。（分数：5.00）A.段B.页C.基D.模块A.段B.页C.基D.模块A.段B.页C.基D.模块E.区域F.段号G.页号H.基号A.一个段表和一个页表B.一个段表和一组页表C.一组段表和一个页表D.一组段表和一组页表A.x2
12、20+s214+p211+dB.(x)+x+p)211+dC.(x)+s)+p)+dD.(x)+s)+P)211+d用于存储器的芯片有不同的类型。可随机读写，且只要不断电，则其中存储的信息就可一直保存，称为 (32) 。可随机读写，但即使在不断电的情况下其存储的信息也要定时刷新才不致丢失的，称为 (33) 。所存信息由生产厂家用掩膜技术写好后就无法再改变的称为 (34) 。通过紫外线照射后可擦除所有信息，然后重新写入新的信息并可多次进行的，称为 (35) 。通过电信号可在数秒钟内快速删除全部信息，但不能进行字节级别删除操作的，称为 (36) 。（分数：5.00）A.RAMB.VRAMC.DRA
13、MD.SRAMA.RAMB.VRAMC.DRAMD.SRAMA.EPROMB.PROMC.ROMD.CDROMA.EPROMB.PROMC.ROMD.CDROMA.E2PROMB.Flash MemoryC.EPROMD.Virtual Memory虚拟存储器的作用是允许 (37) 。它通常使用 (38) 作为一个主要组成部分。对它的调度方法与 (39) 基本相似，即把要经常访问的数据驻留在高速存储器中，因为使用虚拟存储器，指令执行时 (40) 。在虚拟存储系统中常使用相联存储器进行管理，它是 (41) 寻址的。（分数：5.00）A.直接使用外存代替内存B.添加此地址字长允许的更多内存容量C.
14、程序直接访问比内存更大的地址空间D.提高内存的访问速度A.CD-ROMB.硬盘C.软盘D.寄存器A.CacheB.DMAC.I/OD.中断A.所需的数据一定能在内存中找到B.必须先进行“虚”、“实”地址交换C.必须事先使用覆盖技术D.必须先将常用子程序调入内存A.按地址B.按内容C.寄存器D.计算假设某计算机具有 1 MB 的内存(目前使用的计算机往往具有 128 MB 以上的内存)，并按字节编址，为了能存取该内存各地址的内容，其地址寄存器至少需要二进制 (42) 位。为了使 4 字节组成的字能从存储器中一次读出，要求存放在存储器中的字边界对齐，1 字节的地址码应 (43) 。若存储器周期为
15、200ns，且每个周期可访问 4 字节，则该存储器带宽为 (44) b/s。假如程序员可用的存储空间为 4MB，则程序员所用的地址为 (45) ，而真正访问内存的地址称为 (46) 。（分数：5.00）A.10B.16C.20D.32A.最低两位为 00B.最低两位为 10C.最高两位为 00D.最高两位为 10A.20MB.40MC.80MD.160MA.有效地址B.程序地址C.逻辑地址D.物理地址A.指令地址B.物理地址C.内存地址D.数据地址8.虚存页面调度算法有多种， (47) 调度算法不是页面调度算法。（分数：1.00）A.后进先出B.先进先出C.最近最少使用D.随机选择9.实存的存
16、储分配算法用来决定输入的程序和数据放到主存中的位置，采用“总是把程序装入主存中最大的空闲区域”的算法称为 (48) 。（分数：1.00）A.最佳适应算法B.最差适应算法C.首次适应算法D.循环首次适应算法10.在文件存储设备管理中，有三类常用的空闲块管理方法，即位图向量法、空闲块链表链接法和 (49) 。（分数：1.00）A.一级目录法B.多级目录法C.分区法D.索引法假设一个有 3 个盘片的硬盘，共有 4 个记录面，转速为 7200r/min，盘面有效记录区域的外直径为 30cm，内直径为 10cm，记录位密度为 250 位/mm，磁道密度为 8 道/mm，每磁道分 16 个扇区，每扇区 5
17、12 字节，则该硬盘的非格式化容量和格式化容量约为 (50) ，数据传输速率约为 (51) 。若一个文件超出一个磁道容量，剩下的部分 (52) 。（分数：3.00）A.120MB 和 100MBB.30MB 和 25MBC.60MB 和 50MBD.225MB 和 25MBA.2356KB/sB.3534KB/sC.7069KB/sD.1178KB/sA.存于同一盘面的其他编号的磁道上B.存于其他盘面的同一编号的磁道上C.存于其他盘面的其他编号的磁道上D.存放位置随机11.假设某计算机系统的内存大小为 256KB，在某一时刻内存的使用情况表 2-4(a)所示。此时，若进程顺序请求 20KB，1
18、0KB 和 5KB 的存储空间，系统采用 (53) 算法为进程依次分配后的内存情况表 2-4(b)所示。（分数：1.00）A.最佳适应B.最差适应C.首次适应D.循环首次适应从提供的答案中选择与下列叙述相符合的答案。(54) ：支持多道程序设计，算法简单，但存储器碎片多：(55) ：能消除碎片，但用于存储器紧缩处理的时间长；(56) ：克服了碎片多和紧缩处理时间长的缺点，支持多道程序设计，但不支持虚拟存储；(57) ：支持虚拟存储，但不能以自然的方式提供存储器的共享和存取保护机制：(58) ：允许动态链接和装入，能消除碎片，支持虚拟存储。（分数：5.00）A.段页式B.非请求分页式C.请求分页
19、式D.可重定位分区E.固定分区F.单一连续分配A.段页式B.非请求分页式C.请求分页式D.可重定位分区E.固定分区F.单一连续分配A.段页式B.非请求分页式C.请求分页式D.可重定位分区E.固定分区F.单一连续分配A.段页式B.非请求分页式C.请求分页式D.可重定位分区E.固定分区F.单一连续分配A.段页式B.非请求分页式C.请求分页式D.可重定位分区E.固定分区F.单一连续分配设有三个处理机 A，B 和 C。它们各有一个高速缓冲存储器 CA，C B和 CC，并各有一个主存储器 MA，M B和MC，其性能如表 2-5 所示。表 2-5 性能表CA CB CC MA MB MC存储容量 8KB
20、8KB 8KB 2KB 2KB 2KB存取周期 60ns 80ns 100ns 1s 0.9s 0.8s假定三个处理机的指令系统相同，它们的指令执行时间与存储器平均存取周期成正比。如果执行某个程序时，所需的指令或数据在缓冲存储器中取到的概率是 P0.6，那么这三个处理机按处理速度由快到慢的顺序应当是 (59) 。当 P0.75 时，则其顺序应当是 (60) 。当 P=0.95 时，则其顺序应当是 (61) 。当 P (62) 时，处理机 A 和 B 的处理速度最接近。当 P (63) 时，处理机 B 和 C 的处理速度最接近。（分数：5.00）A.A，B，CB.A，C，BC.B，A，CD.B，
21、C，AE.C，A，BF.C，B，AA.A，B，CB.A，C，BC.B，A，CD.B，C，AE.C，A，BF.C，B，AA.A，B，CB.A，C，BC.B，A，CD.B，C，AE.C，A，BF.C，B，AA.0.6B.0.7C.0.8D.0.9A.0.6B.0.7C.0.8D.0.9在多级存储系统中，Cache 处在 CPU 和主存之间，解决 (64) 问题。若 Cache 和主存的存取时间分别 T1和 T2，Cache 的命中率为 H，则计算机实际存取时间为 (65) 。当 CPU 向存储器执行读操作时，首先访问Cache，如命中，则从 Cache 中取出指令或数据，否则从主存中取出，送 (6
22、6) ；当 CPU 向存储器执行写操作时，为了使 Cache 内容和主存的内容保持一致，若采用 (67) 法，同时写入 Cache 和主存。由于Cache 容量比主存容量小，当 Cache 已写满时，但要主存信息写入 Cache 时，就要淘汰 Cache 中的已有信息。为了提高 Cache 的命中率，常采用一种 (68) 替换算法。（分数：5.00）A.主存容量扩充B.主存和 CPU 速度匹配C.多个请求源访问主存D.BIOS 存放A.HT1+T2B.(1-H)T1+HT2C.T2-HT1D.HT1+(1-H)T2A.CacheB.CPUC.Cache 和 CPUD.Cache 或 CPUA.
23、写回B.写通C.映照D.特征A.LRUB.FIFOC.FILOD.RANDOM一般来说，Cache 的功能 (69) 。某 32 位计算机的 Cache 容量为 16KB，Cache 块的大小为 16 B，若主存与 Cache 的地址映射采用直接映射方式，则主存地址为 1234E8F8(十六进制)的单元装入的 Cache 地址为 (70) 。（分数：2.00）A.全部由软件实现B.全部由硬件实现C.由硬件和软件相结合实现D.有的计算机由硬件实现，有的计算机由软件实现A.00010001001101(二进制)B.01 00100011 0100(二进制)C.1010001111 1000(二进制
24、)D.11 010011101000(二进制)数据库系统工程师-存储系统答案解析(总分：70.00，做题时间：90 分钟)内存按字节编址，地址从 A4000H 到 CBFFFH，共有 (1) 字节。若用存储容量为 32K8bit 的存储芯片构成该内存，至少需要 (2) 片。（分数：2.00）A.80KB.96KC.160K D.192k解析：A.2B.5 C.8D.10解析：分析这道题目是考察考生对内存地址的表示是否掌握，属于简单的计算型题目。由 CBFFF-A4000 就可以得出具体的容量的大小：CBFFF-A4000+127FFF+1，化为 10 进制，则为 163840 字节(byte)
25、，即 1638401024=160K 字节。因为芯片的容量是 32K8bit，即 32K 字节(1byte=8bit)，所以只要 16032=5 就可以实现该容量。1.单个磁头在向盘片的磁性涂料层上写入数据时，是以 (3) 方式写入的。（分数：1.00）A.并行B.并一串行C.串行 D.串一并行解析：分析串行通信中，两个设备之间通过一对信号线进行通信，其中一根为信号线，另外一根为信号地线，信号电流通过信号线到达目标设备，再经过信号地线返回，构成一个信号回路。并行通信中，基本原理与串行通信没有区别。只不过使用了成倍的信号线路，从而一次可以传送更多位信号。单磁头可以看做一对信号线路，所以是以串行方
26、式写入数据。容量为 64 块的 Cache 采用组相联方式映像，每块大小为 128 个字，每 4 块为一组。若主存容量为 4096 块，且以字编址，那么主存地址应该为 (4) 位，主存区号为 (5) 位。（分数：2.00）A.16B.17C.18D.19 解析：A.5B.6 C.7D.8解析：分析Cache(高速缓冲存储器)的功能是提高 CPU 数据输入/输出的速率，突破所谓的“冯诺依曼瓶颈”，即CPU 与存储系统间数据传送带宽限制。高速存储器能以极高的速率进行数据的访问，但由于其价格高昂，如果计算机的主存储器完全由这种高速存储器组成则会大大增加计算机的成本。通常在 CPU 和主存储器之间设置
27、小容量的高速存储器 Cache。Cache 容量小但速度快，主存储器速度较低但容量大，通过优化调度算法，系统的性能会大大改善，仿佛其存储系统容量与主存相当而访问速度近似于 Cache。在计算机的存储系统体系中，Cache 是访问速度最快的层次。使用 Cache 改善系统性能的依据是程序的局部性原理。依据局部性原理，把主存储器中访问概率高的内容存放在 Cache 中，当 CPU 需要读取数据时就首先在 Cache 中查找是否有所需内容，如果有则直接从 Cache中读取；若没有再从主存中读取该数据，然后同时送往 CPU 和 Cache。如果 CPU 需要访问的内容大多都能在 Cache 中找到(称
28、为访问命中，hit)，则可以大大提高系统性能。当 CPU 发出访存请求后，存储器地址先被送到 Cache 控制器以确定所需数据是否已在 Cache 中，若命中则直接对 Cache 进行访问。这个过程称为 Cache 的地址映射。常见的映射方法有直接映射、相联映射和组相联映射。(1)直接映射：以随机存取存储器作为 Cache 存储器，硬件电路较简单。在进行映射时，存储器的地址被分成三部分，从高到低依次为：高位地址标识符、块号，以及块内地址。首先按照块号访问 Cache，把该块的 tag 值与存储器地址中的 tag 域进行比较，若相同则根据地址中的 word 域对该项数据进行读写，若tag 不相符
29、则说明访问未命中。直接映射方式也是一种多对一的映射关系。(2)相联映射：使用相联存储器作为 Cache，其速度快于直接映射，但是硬件电路较复杂，而且价格也较昂贵。使用相联存储器组成的 Cache 存储器，其基本单元分成两部分：地址部分和数据部分。数据部分用于存放数据，而地址部分则存放该数据的存储器地址。当进行映射时，相联存储器把 CPU 发出的存储器地址与 Cache 内所有的地址信息同时进行比较，以确定是否命中。全相联映射方式因其比较器电路难于设计和实现，而只适用于小容量 Cache。(3)组相联映射：组相联映射的每一个块中有两个或两个以上不同的 tag 域，每一个 tag 域则对应着一个数
30、据域。这样。Cache 中同一项的两个(或多个)数据有相同的 block 值和 word 值，但是可以有不同的tag 值，从而弥补了直接映射机制的缺陷。当 CPU 发出读写请求后，地址信息中的 block 域用来访问Cache 存储器。存储器地址所含的 tag 域则同时和该块中所有的 tag(图中为两个)进行比较以确定是否命中。为了加快 tag 的比较过程，可以采用相联存储器的方式并行地进行比较。这就是组相联名称的由来。组相联映射方式适度地兼顾了相联和直接映射两种方式的优点。在 Cache 容量相等的条件下，组相联映射比直接映射方式有更高的命中率。若计算机的 Cache 容量大，速度快，而且运
31、行的程序又能使 CPU 读写的数据经常在 Cache 中获得，则该程序执行的速度就快，也就是说如果程序短，访问存储器的局部性比较大，Cache 的命中率就会比一般程序高。采用这种程序来评价计算机性能往往性能偏好。本题为组相联的 Cache 存储器的主存地址和 Cache 地址格式为：*区号的长度由主存分区的区数确定，组号的长度由一个区的分组的组数确定，块号的长度由一个组的分块的块数确定，块内地址由块的大小确定。所以依据题意得：Cache 分 4 块为一组，所以块长度log*2；64 块的 Cache 可以分为 16 组，所以组号长度log*4：字块大小为 128，所以块内地址长度=log*7。
32、由于 Cache 分为 64 块，所以主存分为 4096/64=64 个区，区号长度log*6。主存块长度log*2；主存组号长度log*4：主存块内地址长度log*7。总长度二区号长度+组号长度+块长度+块内地址长度19。2.如果主存容量为 16M 字节，且按字节编址，表示该主存地址至少应需要 (6) 位。（分数：1.00）A.16B.20C.24 D.32解析：分析根据主存容量或芯片的规格求地址的位数，或者是数据线的数量，这种题型在软考中经常出现，知道规则就很容易解题。求地址线只要把主存的容量写成 2 的 N 次方的形式，这个 N 就是地址的位数，如题目中的 16M=224，所以表示该主存
33、地址至少需要 24 位。其实这种规律也是从实践过程中总结出来的，我们来看几个简单的例子：如果地址线有 1 根，则可以表示 2 个地址，即地址 0，1，刚好满足 21=2；如果地址线有 2 根，则可以表示 4 个地址，即地址 00，01，10，11，满足 224如果地址线有 3 根，则可以表示 8 个地址，即 000，001，010，011，100，101， 110，111，满足238；依次类推，也就把规律总结出来了。数据存储在磁盘上的排列方式会影响 I/O 服务的总时间。假设每磁道划分成 10 个物理块，每块存放 1 个逻辑记录。逻辑记录 R1，R2，R10 存放在同一个磁道上，记录的安排顺序
34、如表 2-1 所示。表 2-1 记录的安排顺序物理块 1 2 3 4 5 6 7 8 9 10逻辑记录 R1 R2 R3 R4 R5 R6 R7 R8 R9 R10假定磁盘的旋转速度为 20ms/周，磁头当前处在 R1 的开始处。若系统顺序处理这些记录，使用单缓冲区，每个记录处理时间为 4ms，则处理这 10 个记录的最长时间为 (7) ；对信息存储进行优化分布后，处理 10 个记录的最少时间为 (8) 。（分数：2.00）A.180msB.200msC.204ms D.220ms解析：A.40msB.60ms C.100msD.160ms解析：分析首先从磁盘的转速 20ms/周，我们可以知道
35、，读取一条记录需要 2ms。值得注意的一点是：处理一条记录的前提是将其读出来。处理第 1 条记录时，要先将其读取出来，再进行处理，所以处理 R1 所需时间为2ms+4ms，当 R1 处理完时，磁头已经转到了 R4 的位置，此时要将其调整到 R2 的位置，需要经过R5，R6，R7，R8，R9，R10，R1，这样要耗 16ms 的时间，再加上读取 R2 需要 2ms 以及处理数据的4ms，R2 的总处理时间应为 22ms。依次类推，处理这 10 个记录的时间为2+4+(16+2+4)9204ms从上面的分析，我们知道，大部分时间消耗在磁头回移的过程中。为了减少这种时间消耗，可以对排列顺序进行优化，
36、优化后的排列顺序应为：R1，R8，R5，R2，R9， R6，R3，R10，R7，R4。这样，处理完 R1时，磁头就到了 R2 的位置。直接读取 R2，处理 R2，处理完 R2，磁头又到了 R3 的位置。依次类推，每条记录的读取及处理时间为：2ms+4ms=6ms，所以总时间为(2+4)1060ms。虚拟存储管理系统的基础是程序的 (9) 理论，这个理论的基本含义是指程序执行时往往会不均匀地访问主存储器单元。根据这个理论，Denning 提出了工作集理论。工作集是进程运行时被频繁访问的页面集合。在进程运行时，如果它的工作集页面都在 (10) 内，能够使该进程有效地运行，否则会出现频繁的页面调入/
37、调出的现象。（分数：2.00）A.全局性B.局部性 C.时间全局性D.空间全局性解析：A.主存储器 B.虚拟存储器C.辅助存储器D.U 盘解析：分析虚拟存储管理系统的基础是程序的局部性理论。所谓程序局部性原理是指程序在执行时所呈现的局部性规律，即在一段较短时间内，程序的执行仅限于某个部分。局部性原理表现为两个方面：(1)时间局限性：如果某条指令被执行，则不久以后该指令很可能再次被执行；如果某条数据结构被访问，则不久以后该数据结构很可能再次被访问。产生时间局限性的主要原因是程序中有大量的循环操作。(2)空间局限性：一旦程序访问了某个内存单元，不久以后，其附近的内存单元也要被访问，即程序在一段时间
38、内所访问的存储器空间可能集中在一定的范围之内，其最常见的情况就是程序的顺序执行。根据局部性原理的特征性，Denning 阐述了程序性能的工作集理论。工作集是进程频繁访问的页面的集合。工作集理论指出，为使进程有效地运行，它的页面工作集应驻留内存中。否则，由于进程频繁地从外存请求页面，而出现称为“颠簸”(又称抖动)的过度的页面调度活动。此时，处理页面调度的时间超过了程序的执行时间。显然，此时 CPU 的有效利用率会急速下降。通常用两种等价的方法确定进程的工作集，一种是将工作集确定为在定长的页面访问序列(工作集窗口)中的页面集合，另一种是将工作集确定为在定长时间间隔中涉及到页面的集合。工作集的大小依
39、赖于工作集窗口的大小，在进程执行时，工作集会发生变化。有时，当进程进入另一个完全不同的执行阶段时，工作集会出现显著的变化。不过在一个进程的执行过程中，工作集的大小处于稳定状态的时间基本上占绝大多数。另一种控制颠簸的技术是控制缺页率。操作系统规定缺页率的上下限，当一个进程的缺页率高于上限时，表明该进程需要更大的内存空间，则分配较多的内存页面给它，当进程的缺页率低于下限时，表明该进程占用的内存空间过大，可以适当地收回若干内存页面。3.在计算机系统中，构成虚拟存储器 (11) 。（分数：1.00）A.只需要一定的硬件资源便可实现B.只需要一定的软件即可实现C.既需要软件也需要硬件方可实现 D.既不需
40、要软件也不需要硬件解析：分析在计算机中，内存空间的分配是由操作系统进行的，程序和数据除了常驻内存的以外都是以文件的形式存放在硬盘中，需要时从硬盘调到内存，再由 CPU 使用。我们把由进程中的目标代码、数据等的虚拟地址组成的虚拟空间称为虚拟存储器，操作系统必须解决由虚拟存储器到物理存储器的地址变换。这种变换方法有静态地址重定位和动态地址重定位两种方法。(1)静态地址重定位：静态地址重定位是在虚空间程序执行之前由装配程序完成地址影射工作。静态地址重定位的优点是不需要硬件的支持，缺点是无法实现虚拟存储器，必须占用连续的内存空间且难以做到程序和数据的共享。(2)动态地址重定位：动态地址重定位是在程序执
41、行过程中，在 CPU 访问内存之前，将要访问的程序或数据地址转换为内存地址。动态地址重定位依靠硬件地址变换机构完成，其优点主要有：可以对内存进行非连续分配；提供了虚拟存储器的基础；有利于程序段的共享。虚拟存储器只是一个容量非常大的存储器的逻辑模型，不是任何实际的物理存储器。它借助于磁盘等辅助存储器来扩大主存容量，使之为更大或更多的程序所使用。它指的是主存一外存层次。它以透明的方式给用户提供了一个比实际主存空间大得多的程序地址空间。所以它既需要硬件也需要软件。4.页式存储系统的逻辑地址由页号和页内地址两部分组成。假定页面的大小为 4K，地址变换过程如图 2-1所示，图中逻辑地址用十进制表示。（分
42、数：1.00）A.33220 B.8644C.4548D.2500解析：分析本题考查的是虚拟存储中的页式存储。页式存储组织的基本原理是将各进程的虚拟空间划分为若干个长度相等的页，把内存空间以与页相等的大小划分为大小相等的片或页面，采用请求调页或预调页技术实现内外存的统一管理。页式存储组织的主要优点是利用率高，产生的内存碎片小，内存空间分配及管理简单。主要缺点是要有相应的硬件支持，增加了系统开销：请求调页的算法如选择不当，有可能产生抖动现象。页式存储系统的逻辑地址由页号和页内地址两部分组成。题目已知页面大小为 4K，因为 4K=212，所以页内地址有 12 位。现在把逻辑地址 8644 转成二进
43、制数得 100001 1100 0100，这里的低 12 位为页内偏移量，最高两位则为页号，所以逻辑地址 8644 的页号为 10(即十进制数的 2)，所以物理块号为 8，化为二进制数得 1000。把物理块号和页内偏移地址拼合得 10000001 11000100，转化为十进制数得 33220。高速缓存 Cache 与主存间采用全相联地址映像方式，高速缓存的容量为 4MB，分为 4 块，每块 IMB，主存容量为 256MB。若主存读写时间为 30ns，高速缓存的读写时间为 3ns，平均读写时间为 3.27ns，则该高速缓存的命中率为 (13) %。若地址变换表如下所示，则主存地址为 88888
44、88H 时，高速缓存地址为 (14) H。地址变换表0 38H1 88H2 59H3 67H（分数：2.00）A.90B.95C.97D.99 解析：A.488888B.388888C.288888D.188888 解析：分析如果以 h 代表对 Cache 的访问命中率，t 1表示 Cache 的周期时间，t 2表示主存储器周期时间，使用“Cache+主存储器”的系统的平均周期为 t3，则t3=ht1+(1-h)t2其中 1-h 又称为失效率(未命中率)。在本题中，t 2=30ns，t 1=3ns，t 3=3.27ns，把这些数据代入上面的公式，则可求出 h=99%。当主存地址为 888888
45、8H 时，即二进制地址为 1000100010001000100010001000B，其中块内地址为10001000100010001000B，而相联存储器中存储的是区号 100010B 和区内 Cache 块号为 01B。将 Cache 块号与块内地址连接到一起，构成 Cache 的地址为 0110001000100010001000B 即 188888H。5.在 CPU 与主存之间设置高速缓冲存储器 Cache，其目的是为了 (15) 。（分数：1.00）A.扩大主存的存储容量B.提高 CPU 对主存的访问效率 C.既扩大主存容量又提高存取速度D.提高外存储器的速度解析：分析请参考第 5
46、题的分析。6.若内存地址区间为 4000H43FFH，每个存储单元可存储 16 位二进制数，该内存区域由 4 片存储器芯片构成，则构成该内存所用的存储器芯片的容量是 (16) 。（分数：1.00）A.51216bitB.2568bitC.25616bit D.10248bit解析：分析本题的考点是存储容量的计算及其对应所需要的存储器芯片数。从 4000H 到 43FFH 的内存有 1024 字节，由于每个存储单元可存储 16 位二进制数，内存区域由 4 片存储器芯片构成，因此每片的容量为 1024/416bit=25616bitRAD 是一种经济的磁盘冗余阵列，它采用 (17) 和 (18)
47、以提高数据传输率。 RAD 与主机连接较普遍使用的工业标准接口为 (19) 。（分数：3.00）A.智能控制器 B.磁盘镜像C.磁盘双工技术D.多磁盘驱动器解析：A.智能控制器B.磁盘镜像C.磁盘双工技术D.多磁盘驱动器 解析：A.RS-232B.FDDIC.SCSI D.ST506解析：分析RAID(Redundant Arrays of Inexpensive Disks)是一种经济的磁盘冗余阵列，采用智能控制器和多磁盘控制器以提高数据传输率。RAID 与主机连接较普遍使用的工业标准接口为 SCSI。目前，RAID 的产品多是由许多“独立”的磁盘构成冗余阵列，以提高其性能和可靠性。为了提高
48、数据传输率，RAID 采用多磁盘驱动器和智能控制器，使得阵列中的各个磁盘可独立并行工作，减少了数据存取等待时间。RAID 机制中共分 6 个级别，工业界公认的标准分别为 RAD0RAD5，RAID 应用的主要技术有分块技术、交叉技术和重聚技术。(1)RAIDO 级(无冗余和无校验的数据分块)：具有最高的 I/O 性能和最高的磁盘空间利用率，易管理，但系统的故障率高，属于非冗余系统，主要应用于那些关注性能、容量和价格而不是可靠性的应用程序。(2)RAID1 级(磁盘镜像阵列)：由磁盘对组成，每一个工作盘都有其对应的镜像盘，上面保存着与工作盘完全相同的数据拷贝，具有最高的安全性，但磁盘空间利用率只
49、有 50%。RAD1 主要用于存放系统软件、数据，以及其他重要文件。它提供了数据的实时备份，一旦发生故障所有的关键数据即刻就可使用。(3)RAD2 级(采用纠错海明码的磁盘阵列)：采用了海明码纠错技术，用户需增加校验盘来提供单纠错和双验错功能。对数据的访问涉及到阵列中的每一个盘。大量数据传输时 I/O 性能较高，但不利于小批量数据传输。实际应用中很少使用。(4)RAID3 和 RAD4 级(采用奇偶校验码的磁盘阵列)：把奇偶校验码存放在一个独立的校验盘上。如果有一个盘失效，其上的数据可以通过对其他盘上的数据进行异或运算得到。读数据很快，但因为写入数据时要计算校验位，速度较慢。(5)RAID5(无独立校验盘的奇偶校验码磁盘阵列)：与 RAID4 类似，但没有独立的校验盘，校验信息分布在组内所有盘上，对于大、小批量数据读写性能都很好。RAD4 和 RAID5 使用了独立存取(independent access)技术，阵列中每一个磁盘都相互独立地操作
