1、NORME INTERNATIONALE INTERNATIONAL STANDARD CE1 IEC 60822 Premire dition First edition 1988-1 2 CE1 822 VSB Bus parallle de sous-systme du bus CE1 821 VMEbus IEC 822 VSB Parallel Sub-system Bus of the IEC 821 VMEbus Numro de rfrence Reference number CEMEC 60822: 1988 Numros des publications Depuis l
2、e ler janvier 1997, les publications de la CE1 sont numrotes partir de 60000. Publications consolides Les versions consolides de certaines publications de la CE1 incorporant les amendements sont disponibles. Par exemple, les numros. ddition 1.0, 1.1 et 1.2 indiquent respectivement la publication de
3、base, la publication de base incorporant lamendement 1, et la publication de base incorporant les amendements 1 et 2. Validit de la prsente publication Le contenu technique des publications de la CE1 est constamment revu par la CE1 afin quil reflete ltat actuel de la technique. Des renseignements re
4、latifs la date de reconfir- mation de la publication sont disponibles dans le Catalogue de la CEI. Les renseignements relatifs des questions ltude et des travaux en cours entrepris par le comit technique qui a tabli cette publication, ainsi que la liste des publications tablies, se trouvent dans les
5、 documents ci- dessous: (Site web de la CEI* Catalogue des publications de la CE1 Publi annuellement et mis a jour rgulirement (Catalogue en ligne)* Bulletin de la CE1 Disponible la fois au site web de la CEI et comme priodique irnprim Terminologie, symboles graphiques et littraux En ce qui concerne
6、 la terminologie gnrale, le lecteur se reportera la CE1 60050: Vocabulaire Electro- technique International (VEI). Pour les symboles graphiques, les symboles littraux et les signes dusage gnral approuvs par la CEI, le lecteur consultera la CE1 60027: Symboles littraux utiliser en lectrotechnique, la
7、 CE1 6041 7: Symboles graphiques utilisables sur le matriel. Index, relev et compilation des feuilles individuelles, et la CE1 60617: Symboles graphiques pour schmas. * Voir adresse site web sur la page de titre. Numbering As from 1 January 1997 all IEC publications are issued with a designation in
8、the 60000 series. Consolidated publications Corisolidated versions of some IEC publications including amendments are available. For example, edition numbers 1 .O, 1.1 and 1.2 refer, respectively, to the base publication, the base publication incor- porating amendment 1 and the base publication incor
9、porating amendments 1 and 2. Validity of this publication The technical content of IEC publications is kept under constant review by the IEC, thus ensuring that the content reflects current technology. Information relating to the date of the reconfirmation of the publication is available in the IEC
10、catalogue. Information on the subjects under consideration and work in progress undertaken by the technical committee which has prepared this publication, as well as the list of publications issued, is to be found at the following IEC sources: 0 IEC web site* Catalogue of IEC publications Published
11、yearly with regular updates (On-line catalogue)* Available both at the IEC web site* and as a printed periodical IEC Bulletin Terminology, graphical and letter symbols For general terminology, readers are referred to I EC 60050: International Electrotechnical Vocabulary (IEV). For graphical symbols,
12、 and letter symbols and signs approved by the IEC for general use, readers are referred to publications IEC 60027: Letter symbols to be used in electrical technology, IEC 60417: Graphical symbols for use on equipment. Index, survey and compilation of the single sheets and IEC 60617: Graphical symbol
13、s for diagrams. * See web site address on title page. NORME INTERNATIONALE INTERNATIONAL STANDARD CE1 IEC 60822 Premire dition First edition 1988-12 CE1 822 VSB Bus parallle de sous-systme du bus CE1 821 VMEbus IEC 822 VSB Parallel Sub-system Bus of the IEC 821 VMEbus O IEC 1988 Droits de reproducti
14、on rservs -Copyright - all rights reserved Aucune partie de cette publication ne peut k) 34 Spcification du protocole 34 . . . CHAPITRE 2: BUS DE TRANSFERT DE DONNEES DU VSB 2.1 Introduction 38 2.2 Lignes du bus de transfert de donnes 40 2.2.1 Lignes dadresse 40 2.2.1.1 AD00-AD31 40 2.2.1.2 SPACEO-S
15、PACE1 42 2.2.1.3 SIZEO-SIZE1 42 42 2.2.1.4 ASACKO;:-ASACK+ . 2.2.1.5 GAO-GAZ 44 2.2.2 Lignes de donnes AD00-AD31 44 2.2.3 Lignes de commande 44 2.2.3.1 PAS“ 44 2.2.3.2 AC 46 2.2.3.3 GIR;? 46 2.2.3.4 LOCK;: 46 2.2.3.5 DS“ 46 2.2.3.6 WAIT;: 46 2.2.3.7 ACK“ 48 2.2.3.8 ERR$: 48 2.2.3.9 IRQJ: 48 2.2.3.10
16、 CACHEKr 50 2.3 Modules du DTB - Description gnrale 50 2.3.1 MAITRE 52 2.3.2 ESCLAVE 54 . . . . . . . . . . . . 822 0 IEC -3- CONTENTS Page FOREWORD . 15 PREFACE 15 CHAPTER O: SCOPE CHAPTER 1: INTRODUCTION TO THE IEC 822 VSB BUS STANDARD Section 1.1 1.2 1.2.1 1.2.1.1 1.2.1.2 1.2.1.3 1.3 1.4 1.4.1 1.
17、4.2 1.5 Standard objectives of the IEC 822 VSB parallel Subsystem Bus of the IEC 821 VMEbus (Subsystem henceforth referred to as VSB) . 19 VSB system elements 19 Basic definitions . 19 Physical structure definition . 19 Functional structure definition . 21 Types of VSB cycles 25 VSB standard diagram
18、s 31 Standard terminology 31 Signal line states 33 Use of the asterisk (*I . 35 Protocol specification . 35 . CHAPTER 2: VSB DATA TRANSFER BUS 2.1 Introduction 39 2.2 Data Transfer Bus lines . 41 2.2.1 Adressing lines . 41 2.2.1.1 AD00-AD31 . 41 2.2.1.2 SPACEO-SPACE1 43 2.2.1.3 SIZEO-SIZE1 43 2.2.1.
19、4 ASACKOf:-ASACKl* . 43 2.2.1.5 GAO-GA2 . 45 2.2.2 Data lines AD00-AD31 45 2.2.3 Control lines 45 2.2.3.1 PAS* 45 2.2.3.2 AC 47 2.2.3.3 WRfC . 47 2.2.3.4 LOCK* . 47 2.2.3.5 DS* . 47 2.2.3.6 WAIT“ . 47 2.2.3.7 ACKfe 49 2.2.3.8 ERR* 49 2.2.3.9 1RQ“f 49 2.2.3.10 CACHE* 51 2.3 DTB modules - Basic descri
20、ption . 51 2.3.1 MASTER 53 2.3.2 SLAVE . 55 . . . -4- 822 0 CE1 Sections Pages 2.4 2.4.1 2.4.1.1 2.4.1.2 2.4.2 2.4.2.1 2.4.2.2 2.4.2.3 2.4.2.4 2.4.2.5 2.4.2.6 2.4.3 2.4.3.1 2.4.3.2 Possibilits des MAITRES et des ESCLAVES 56 Possibilits dadressage 60 Possibilits de base pour ladressage . 62 Possibili
21、t UNIQUEMENT DADRESSAGE 64 Possibilits de transfert de donnes 66 Possibilit de base de transfert de donnes des MAITRES . 66 Possibilits de base de transferts de donnes des ESCLAVES 68 Dimensionnement dynamique du bus 70 Possibilit de TRANSFERT UNIQUE . 72 Possibilit de TRANSFERT PAR BLOC 74 Possibil
22、it de TRANSFERT INDIVISIBLE .#, 78 Possibilits dinterruption . 82 Possibilits dinterruption de base des MAITRES et des ESCLAVES 82 Possibilits de cycle de RECONNAISSANCE DINTERRUPTION 86 2.5 Interaction entre les MAITRES et les ESCLAVES . 90 2.5.1 Interaction entre les MAITRES et les ESCLAVES pendan
23、t la phase de diffusion dadresse . 92 2.5.1.1 Droulement de la phase de diffusion dadresse 92 2.5.1.2 Evolution des signaux pendant la phase de diffusion dadresse 98 2.5.2 2.5.2.1 2.5.2.2 2.5.2.3 2.5.3 2.5.3.1 2.5.4 7.5.4.1 2.5.4.2 2.6 3.1 3.1.1 3.2 3.2.1 3.2.2 3.2.3 3.3 3.3.1 3.3.2 3.4 3.4.1 3.4.1.
24、1 3.4.1.2 Interaction entre les MAITRES et les ESCLAVES pendant le transfert de donnes . Droulement dun transfert de donnes en criture . Droulement dun transfert de donnes en lecture Evolution des signaux pendant la phase de transfert de donnes Interaction entre les MAITRES et les ESCLAVES pendant l
25、a fin du cycle Droulement de la fin dun cycle Interaction entre le MAITRE IHV et les ESCLAVES pendant le cycle de RECONNAISSANCE DINTERRUPTION . Organigramme dun cycle de RECONNAISSANCE DINTERRUPTION Evolution des signaux pendant le cycle de RECONNAISSANCE DINTERRUPTION Spcifications de chronologie
26、du bus de transfert de donnes CHAPITRE 3: ARBITRAGE DU BUS DE TRANSFERT DE DONNEES DU VSB 104 106 112 116 124 124 126 128 136 138 Introduction 188 Types darbitrage . 190 Lignes darbitrage du bus . 190 BREQ“ . 190 BUSYr . 190 BGIN/BGOUT 192 Modules darbitrage - Description gnrale 192 ARBITRE . 192 DE
27、MANDEUR . 194 Possibilits du DEMANDEUR . 198 Arbitrage srie . 200 Interaction entre lARBITRE et les DEMANDEURS SER . 202 Evolution des signaux pendant larbitrage srie . 208 822 0 IEC -5- Section Page 2.4 2.4.1 2.4.1.1 2.4.1.2 2.4.2 2.4.2.1 2.4.2.2 2.4.2.3 2.4.2.4 2.4.2.5 2.4.2.6 2.4.3 2.4.3.1 2.4.3.
28、2 2.5 2.5.1 2.5.1.1 2.5.1.2 2.5.2 2.5.2.1 2.5.2.2 2.5.2.3 Capabilities of MASTERS and SLAVES 57 Addressing capabilities 61 Basic addressing capabilities . 63 ADDRESS-ONLY capability 65 Data transfer capabilities 67 Basic data transfer capability of MASTERS . 67 Basic data transfer capabilities of SL
29、AVES 69 Dynamic bus sizing 71 . . SINGLE-TRANSFER capability 73 BLOCK-TRANSFER capability . 75 INDIVISIBLE-ACCESS capability 79 . . Interrupt capability 83 Basic interrupt capabilities of MASTERS and SLAVES 83 INTERRUPT-ACKNOWLEDGE cycle capabilities 87 Interaction between MASTERS and SLAVES 91 Inte
30、raction between MASTERS and SLAVES during address broadcast phase 93 Flow of the address broadcast phase 93 Signaling during the address broadcast phase 99 . Interaction between MASTERS and SLAVES during the data transfer 105 Flow of a write data transfer . 107 Flow of a read data transfer 113 Signa
31、ling during the data transfer phase 117 2.5.3 Interaction between MASTERS and SLAVES during cycle termination . 125 2.5.3.1 Flow of the termination of a cycle 125 2.5.4 Interaction between the IHV MASTER and SLAVES during the INTERRUPT-ACKNOWLEDGE cycles . 127 2.5.4.1 Flow of an INTERRUPT-ACKNOWLEDG
32、E cycle 129 2.5.4.2 Signaling during the INTERRUPT-ACKNOWLEDGE cycle 137 2.6 Data transfer bus timing specifications . 139 CHAPTER 3: VSB DATA TRANSFER BUS ARBITRATION 3.1 3.1.1 3.2 3.2.1 3.2.2 3.2.3 3.3 3.3.1 3.3.2 3.4 3.4.1 3.4.1.1 3.4.1.2 Introduction 189 Types of Arbitration 191 Arbitration Bus
33、lines . 191 BREQ* . 191 BUSY“ . 191 BGIN*/BGOUT* 193 Arbitration modules - Basic description . 193 ARBITER . 193 REQUESTER . 195 Capabilities of the REQUESTER . 199 Serial Arbitration 201 Interaction between the ARBITER and SER REQUESTERS 203 Signaling during Serial Arbitration . 209 Sections -6- 82
34、2 0 CE1 Pages 3.4.2 3.4.2.1 3.4.2.2 3.4.3 3.4.3.1 3.4.3.2 3.5 3.5.1 3.5.2 3.5.3 3.6 4.1 4.1.1 4.2 4.2.1 4.2.2 4.3 4.3.1 4.3.2 4.3.3 4.3.4 4.3.5 4.3.6 4.4 5.1 5.2 5.3 5.4 5.4.1 5.4.2 5.5 5.5.1 5.5.2 5.5.3 5.5.4 5.6 Possibilits de larbitrage parallele . 212 Droulement dun cycle dARBITRAGE 212 Evolutio
35、n des signaux pendant le cycle dARBITRAGE 218 Squence de mise sous tension . 220 Droulement dune squence de mise sous tension . 220 Interaction entre les modules du bus darbitrage pendant le dmarrage .- 226 Interaction entre le MAITRE, son DEMANDEUR associ eVou son ARBITRE associ . 228 Acquisition d
36、u DTB 228 Libration du DTB . 228 Course critique entre les demandes du MAITRE et les allocations de lARBITRE . 230 Spcifications de chronologie du bus darbitrage 230 CHAPITRE 4: CARACTERISTIQUES ELECTRIQUES DES CARTES VSB Introduction 252 Terminologie 252 Distribution de lalimentation 256 Caractrist
37、iques de tension courant continu . 256 Caractristiques lectriques du connecteur 256 Spcifications de commande et de rception du bus . 256 Gnralits . 256 REGLES de commande et de charge pour les lignes trois tats (ADOO.AD31. DSY. PAS“. LOCK 9 SIZEO.SIZE1. SPACEO.SPACE1. WR“) 260 REGLES de commande et
38、 de charge pour les lignes collecteur ouvert (AC. ACK.;. AD24.AD31. ASACKO+ASACKl. BREQ. BUSY. CACHE+ ERR“. IRQ$ WAITf:) 264 REGLES de commande et de charge pour BGIN;: et BGOUT“ 268 REGLES de rception pour les lignes dadressage gographique (GAO-GA21 . 270 Informations supplmentaires 270 Interconnex
39、ion des lignes de signal . Rsum 272 CHAPITRE 5: SPECIFICATIONS DU FOND DE PANIER DU VSB Introduction Caractristiques physiques du fond de panier Distribution du courant dalimentation Caractristiques lectriques du fond de panier Impdance caractristique . Rseaux dadaptation Interconnexion des lignes d
40、e signaux Gnralits . Chane srie BGIN“/BGOUTfC . Adressage gographique Informations supplmentaires Affectation des broches VSB . 276 276 280 280 280 288 292 292 294 294 296 296 ANNEXE A 300 822 0 IEC . 7 . Section Page 3.4.2 Parallel Arbitration capability . 213 3.4.2.1 Flow of an ARBITRATION cycle 2
41、13 3.4.2.2 Signaling during the ARBITRATION cycle 219 3.4.3 Power-up sequence . 221 3.4.3.1 Flow of the power-up sequence . 221 3.4.3.2 Interaction between arbitration bus modules during power-up . 227 3.5 Interaction between the MASTER. its associated REQUESTER and/or its associated ARBITER . 229 3
42、.5.1 Acquisition of the DTB 229 3.5.2 Release of the DTB 229 3.5.3 Race conditions between MASTER requests and ARBITER grants 231 3.6 Arbitration bus timing specifications 231 CHAPTER 4: ELECTRICAL CHARACTERISTICS OF VSB BOARDS 4.1 4.1.1 4.2 4.2.1 4.2.2 4.3 4.3.1 4.3.2 4.3.3 Introduction 253 Termino
43、logy . 253 Power distribution . 257 D.C. voltage characteristics 257 Connector electrical ratings 257 Bus driving and receiving requirements 257 General . 257 Driving and loading RULES for three-state lines (ADOO.AD31. DS“. PAS“. LOCK SIZEO.SIZE1. SPACEO.SPACE1. WR“) 261 Driving and loading RULES fo
44、r open-collector lines (AC. ACK“. AD24.AD31. ASACKO.ASACKl. BREQ.k. BUSY. CACHE ERR. IRQ. WAIT“) 4.3.4 Driving and loading RULES for BGIN“ and BGOUT“ 4.3.5 Receiving RULES for the geographical addressing lines (GAO-GA21 . 4.3.6 Additional information 4.4 Signal lines interconnection - Summary 5.1 5.
45、2 5.3 5.4 5.4.1 5.4.2 5.5 5.5.1 5.5.2 5.5.3 5.5.4 5.6 CHAPTER 5: VSB BACKPLANE SPECIFICATIONS Introduction Backplane physical characteristics Power distribution Backplane electrical characteristics Characteristic impedance . Termination networks . Signal line interconnection . General . BGIN9C/BGOUT$: daisy-chain Geographical addressing . Additional information VSB pin assignment APPENDIX A . 265 269 271 271 273 277 277 281 281 281 289 293 293 295 295 297 297 301
